数字电子技课后习题答案.pptVIP

数字电子技术作业 解：波形图如下图 不定 4.6主从JK触发器，已知CP、J、K的波形如下所示，试画出Q对应的波形图。触发器的初始状态为Q=0。 解： CP为1时输入端2次变化， 4.7维持—阻塞边沿D触发器中，已知 的波形如下所示，试画出输出Q对应的波形图。设触发器的初始状态为Q=0。 解： 异步置1 4.12逻辑电路如下所示，已知CP和X的波形，试画出Q1和Q2的波形。设各触发器的初始状态均为0。 解： 4.14下图是用CMOS边沿触发器和或非门组成的脉冲分频电路。试画出在一系列CP脉冲作用下Q1Q2和Z端对应的输出波形。设各触发器的初始状态均为0。 解： 触发器门延迟时间 5.1试分析下图所示的时序电路。写出电路的驱动方程、状态方程和输出方程，画出电路的状态表、状态图和时序图，说明电路能否自启动。设各触发器的初始状态为0。 解： 驱动方程为： ； 输出方程为： 状态方程为： 状态表为： 状态图为： 00 10 01 11 /0 /0 /0 /1 时序图为： 5.2分析下图所示时序电路的逻辑功能。写出电路的驱动方程、状态方程和输出方程，画出电路的状态表、状态图和时序图，说明电路能否自启动。设各触发器的初始状态为0。 解： 驱动方程为： 输出方程为： 状态方程为： 状态表为： 状态图为： 0 0 0 1 1 0 0 0 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y Q2n＋1 Q1n＋1 X Q2n Q1n 00 10 01 11 0/0 1/0 0/1 0/0 0/0 1/0 1/0 1/1 时序图为： 上升沿触发 5.4分析下图所示的时序电路。写出电路的时钟方程、驱动方程、状态方程和输出方程，画出电路的状态表、状态图和时序图，说明电路能否自启动。设各触发器的初始状态为0。 5..8电路如下所示，试分析它是几进制计数器，画出它的状态转移图。 解： 驱动方程为： 状态方程为： 状态表为： 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Q3n＋1 Q2n＋1 Q1n＋1 Q3n Q2n Q1n 状态图为： 三进制计数器（三位环形计数器） 001 010 100 000 110 111 101 011 5.11试分析下图所示电路，画出它的状态转换图，说明它是几进制计数器。 解： 74163为同步清零二进制计数器，当Q4Q3Q2Q1＝1010时下一个时钟清零。 状态转换图如下图： 0000→0001→0010→0011→0100→0101 ↑ ↓ 1010 ← 1001 ← 1000 ← 0111 ← 0110 电路为11进制计数器。 5.12试分别用异步清零法和同步预置数法将集成计数器74161连接成九进制计数器。 解： 5.15试分析下图所示的计数器在M=1和M=0时各为几进制。 解： 74160为异步清零同步置数的十进制计数器，利用同步置数端进行反馈置数。 当M＝1时：预置数为0100 计数器状态为0100→1001循环，为6进制计数器。 当M＝0时：预置数为0010 计数器状态为0010→1001循环，为8进制计数器。 5.18试分析下图所示电路说明它是几进制计数器，采用了何种进位方式。 解： 为100进制计数器，同步级联方式。 5.21试用两片74194构成8位双向移位寄存器。 * * 第一章数字逻辑基础 第二章逻辑门电路 第三章组合逻辑电路 第四章触发器 第五章时序逻辑电路 第七章半导体存储器 第六章脉冲波形的产生与整形 第八章可编程逻辑器件 第九章数/模和模/数转换器 1.12 写出下图所示各逻辑图的输出函数表达式，列出它们的真值表。 F1 F2 F3 F4 解： 1.14化简下列逻辑函数，并画出实现逻辑函数的逻辑图。 （1