2016第四章组合逻辑电路.ppt

第四章 组合逻辑电路 4.1 组合逻辑电路的分析 4.2 SSI组合逻辑电路的设计 4.3 常见组合逻辑电路 74LS138的功能表 4.4 常见组合逻辑电路的应用 4.5 组合逻辑电路的竞争冒险现象 本章小结 1．组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 2．组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。 3．组合逻辑电路的设计步骤为：根据设计求列出真值表→写出逻辑表达式(或填写卡诺图) →逻辑化简和变换→画出逻辑图 4．常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器等。 5．上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少 6．用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。 2、用译码器产生任意逻辑函数 n线—2n线的译码器，可产生不多于n个变量的任意逻辑函数。 1）方法步骤 2）注意 控制端的条件要满足。 函数变量的权位应与所用译码器输入代码的权位相对应； 所用译码器输出1有效时，输出端应附加或门； 把原函数化为最小项之和形式； 根据函数的变量数 n ， 确定用n线——2n线译码器； 所用译码器输出0有效时，输出端应附加与非门。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 假设用图示输出1有效的 3线—8线译码器产生此函数， 则应将Z式变为如下形式： 如果用输·出0有效的3线—8线译码器74LS138产生此函数， 例1：用译码器产生 Z=ABC+AB 解： ≥1 Z A B C 1 译码器输出端附加或门即可。 则应将Z式变为如下形式： 译码器输出端附加与非门即可。 Z=ABC+ABC+ABC =m0+m6+m7 Y0+Y6+Y7 Z=m0+m6+m7 Z=m0+m6+m7 = m0· m6· m7 Y0· Y6· Y7 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0 S A2 A1 A0 74LS138 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0 S 2 S 3 S 1 A2 A1 A0 Z A B C 1 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 例2： 用一片74LS138实现 1位全加器的逻辑功能 连接线路如图。 例3： 用1片74LS139实现 1位全加器的逻辑功能。 先将双2线—4线连接成3线—8线 译码器，再产生题示逻辑功能。 已知1位全加器的逻辑表达式为 74LS138 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0 S 2 S 3 S 1 A2 A1 A0 1 A B CI S CO 74LS139 Y 13 Y 12 Y 11 Y 10 Y 23 Y 22 Y 21 Y 20 A 20 A 21 S 2 A 10 A 11 S 2 1 A B CI S CO ( ) 7 6 5 3 m m m m CI B A CO + + + = 、 、 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 具有n位地址码的数据选择器，可以产生不多于n+1个变量的任意逻辑函数。 解：四选一数据选择器的输出表达式为： 例： 用四选一数据选择器产生三变量的 逻辑函数 Z=ABC+ABC+AB Y=A1A0D0 +A1A0D1 +A1A0D2 +A1A0D3 将 Z 式写成与 Y 式完全对应的形式： 对照 Z 式与 Y 式知，只要令： Z = 根据替代关系连接线路 A1 A0 D3 D2 D1 D0 S Y AB C + AB ?0 + AB C + A