Spartan 6上嵌入式网络服务系统设计实现.docVIP

Spartan 6上嵌入式网络服务系统设计实现 　　摘要：随着FPGA在嵌入式领域的快速发展和网络技术的日益成熟，基于FPGA的网络开发成为嵌入式系统研究的重要分支。本文系统地研究了FPGA网络通信，并成功运用Xilinx开发平台EDK构建一个基于总线AXI4的嵌入式网络服务系统。系统包括硬件系统设计和软件程序设计，即采用MicroBlaze微处理器软核，Xilkernel嵌入式操作系统和lwip以太网协议，实现了通过Web浏览器对开发板的实时控制和网络数据回传的实时显示。这一设计在Spartan 6 Atlys开发平台上得以实现和验证，为需要使用该系列开发板进行的网络通信设计提供了很好的指导作用。本文网络版地址：http：///article/164385.htm 　　关键词：FPGA；总线AXI4；lwip以太网；实时控制 　　DOI： 10.3969/j.issn.1005-5517.2013.9.006 　　*基金项目：国家自然科学基金项目（NSF 　　引言 　　随着嵌入式系统的发展和Internet的普及，越来越多的嵌入式系统引进Web Server和远程等概念。以太网以其速度快、成本低，成为嵌入式Web Server和远程文件传输接入网络的主要方式。因此，实现基于以太网的嵌入式Web Server和远程文件传输具有十分重要的实际意义。 　　本设计采用Spartan 6 XCSLX45芯片Atlys FPGA开发板，其具有容量大、资源多、性价比适中等特点，此外Atlys配备了各种高端接口，包括千兆以太网、HDMI视频输入输出、128MByte DDR2存储阵列、AC97 Codec及USB接口，其采用的是Marvell公司的千兆以太网（GbE）PHY收发器88E1111，支持GMII接口，GMII接口支持三种速度模式10/100/1000Mbit，这为本文的以太网通信提供了网络通信条件。同时，AXI总线是ARM高级微控制器总线结构的一部分，拥有高产率、高灵活、广泛IP可用性等优势[1]。本文采用AXI4总线结合Atlys上的GMII接口，设计并实现了lwip以太网通信，为今后在嵌入式通信领域的进一步研究奠定了基础。 　　系统的设计 　　本文将会从系统硬软件两方面的设计和实现进行阐述，本设计是基于Spartan 6 Atlys硬件开发平台，利用Xilinx ISE 13.2软件开发平台进行硬软件的设计，由于EDK集成的XPS（Xilinx Platform Studio）硬件设计平台和SDK（Xilinx Software Development Kit）软件设计平台，本文的lwip以太网通信嵌入式系统的设计将会分成硬软系统设计两部分进行详细地介绍。 　　系统间的数据交互是通过千兆以太网实现的[2]，下面对关键IP核：AXI_DMA、Ethernet IP核[3]进行简要的介绍。 　　E T H E R N E T _ d m a即A X I _ DMA（AXI直接内存访问），是Xilinx嵌入式开发套件（EDK）中自带的IP软核，它为内存和AXI流型目标外围设备提供高带宽的直接内存访问，它通过从CPU上卸载数据移动任务来体现分散/收集功能，如AXI以太网之间提供高速数据移动。 　　Ethernet核通过32位的AXI4-Lite接口子集为内部寄存器提供了一个控制接口，AXI4-Lite接口支持单拍读和写的数据传输（无突发传输）。发送和接收数据接口都是通过AXI4-Stream接口。AXI Ethernet通过AXI4-Lite总线接口连接到MicroBlaze处理器内核上，允许访问寄存器，同时32位AXI4-Stream总线可供以太网数据在AXI Ethernet上发送和接收。在硬件没有负载条件下，该AXI4-Stream总线提供TCP/UDP的部分校验和。 　　由于本设计中使用Spartan 6 Atlys系列，本文为该系列的网络通信研究提供的方法：使用Soft Ethernet IP核，设置使用GMII模式，该IP核是soft TEMAC需要特定的license，可在官方网站上下载。Ethernet核可以计算发送TCP/UDP校验和以及验证发送TCP/UDP校验和，使用此逻辑可以显著地提高最大以太网总线数据传输率，同时降低处理器对以太网任务的利用率。系统的MicroBlaze微处理器通过AXILITE总线接口访问AXI DMA，分散/收集引擎从MCB_DDR2中查找缓冲区描述符，然后协调AXI Ethernet和MCB_DDR2之间的主要数据传输。例如MCB_DDR2中的参数设置： 　　P A R A M E T E R C _ I N T E R C O