昆明理工大学EDA技术与应用实训报告.docxVIP

实训成绩 批阅教师 日 期 实 训 报 告 课程名称 EDA技术与应用实训 专业班级 电信1311 学 号 2013118504111 学生姓名 杨幼周 指导教师 胡寅 实训地点 明虹楼602 2016 年 6 月 8日 可编程逻辑器件GAL16V8功能介绍 专用集成电路ASIC是一种专门为某一应用领域或为专门用户需要而设计制造的LSI或VLSI电路。可编程逻辑器件(PLD)是ASIC的一个重要分支，厂家生产半定制电路，用户利用软、硬件开发工具对器件进行设计和编程，使之实现所需要的逻辑功能。 可编程器件按集成度分有低密度PLD ( LDPLD)和高密度PLD (HDPLD)两类。LDPLD主要产品有PROM、现场可编程逻辑阵列(FPLA )、可编程阵列逻辑(PAL)和通用阵列逻辑(GAL)等。 可编程通用阵列逻辑(GAL)是在PAL基础上发展起来的新一代逻辑器件，它继承了PAL的与或阵列结构，又利用灵活的输出逻辑宏单元OLMC来增强输出功能。 (1)GAL的基本结构 可编程通用阵列逻辑器件GAL16V8内部逻辑结构及相应引脚分布。 (2)GAL16V8内部逻辑结构由5部分组成 ①8个输入缓冲器(引脚2-9作为输入)。 ②8个输出缓冲器(引脚12-19作为输出缓冲器的输出)。 ③8个反馈/输入缓冲器(将输出反馈给与门阵列，或将输出端用作为输入端)。 ④可编程与门阵列(由8×8个与门构成，形成64个乘积项，每个与门有32个输入，其中16个来自输入缓冲器，另16个来自反馈/输入缓冲器)。 ⑤8个输出逻辑宏单元(OLMC12-19，或门阵列包含其中)。 除以上5个组成部分外，该器件还有一个系统时钟CK的输入端(引脚1)、一个输出三态控制端OE(引脚11)、一个电源VCC端(引脚20)和一个接地端(引脚10)。 (3) GAL的每一个输出端都对应有一个输出逻辑宏单元OLMC 。OLMC主要由4部分组成: ①或门阵列(8输入或门阵列，其中一个输入受控制。 ②异或门(异或门用于控制输出信号极性，XOR(n)= 0输出低电平有效，XOR(n)=1输出高电平效，n为输出引脚号) ③正边沿触发的D触发器(锁存或门输出状态，使GAL适用于时序逻辑电路)。 ④4个数据选择器(MUX)。 数据选择器包括乘积项数据选择器PTMUX、三态数据选择器STMUX、反馈数据选择器FMUX和输出数据选择器OMUX。 （4）GAL16V8的结构控制字 GAL16V8的各种配置是经结构控制字来控制的。控制字中XOR ( n)和AC1(n)里的数字n分别表示对输出引脚号为n的OLMC控制。 结构控制字中各位功能如下: ①同步位SYN。SYN用以确定GAL器件具有组合逻辑输出功能还是时序逻辑输出功能。SYN=1，具有组合型输出能力；SYN=0 , GAL具有寄存器型输出能力。 ②结构控制位ACO。这一位ACO对8个OLMC是公共的，它与各OLMC (n)的各自AC1(n)一起控制OLMC(n)中的各个数据选择器。 ③结构控制位AC1。共有8个AC1，每个AC1(n)控制一个OLMC(n)。 ④极性控制位XOR(n)。8个XQR通过相应OLMC中的异或门实现对各个输出极性的控制。 ⑤乘积项(PT)禁止位。共有64位，分别控制与门阵列的64个乘积项(PT0-PT63 )。 通过对结构控制字的编程，可以控制GAL的工作模式。 （5）GAL16V8的工作模式 GAL16V8有3种工作模式，即简单型、复杂型和寄存器型。在简单型工作模式下，GAL内无反馈通路。在复杂型工作模式下，GAL内存在反馈通路。在寄存器型工作模式下，至少有一个OLMC工作在寄存器输出模式。 2.使用Wincupl软件开发7段数码管译码器程序 安装前要先删除vbajet32.dll文件 Name CS ; PartNo 00 ; Date 2016-6-7 ; Revision 01 ; Designer YYZ ; Company CSXY ; Assembly None ; Location 0 ; Device g16v8a ; /* *************** INPUT PINS *********************/ PIN 1 = I0