基于FPGA的简易微型计算机结构分析与实现.docVIP

基于FPGA的简易微型计算机结构分析与实现 研究了利用FPCA（现场可编程门阵列）设计和实现简易微型计算机的3种方案。微型计算机的原理及结构一般不是很形象直观，因而不易掌握。通过对其结构进行深入分析，文章介绍了基于FPCA的总线方式、多路选择器方式和功能描述方式以及用这3种方式实现简易微型计算机的方法，并对3种方式进行了比较。便于充分理解掌握微型计算机内部的电路结构和相应功能，有助于深入学习EDA 电子设计自动化 及将来进行相关ASIC（专用集成电路）设计。最后给出了在FPCA芯片上的实现结果，电路实验验证了设计的正确性。 0 引言 通常，人们对微型计算机的工作原理及硬件结构的了解来源于书本知识，深入理解掌握其功能特点比较困难，要自己亲手去做一个类似功能的微型计算机更是不可能。随着可编程逻辑器件的广泛应用，为数字系统的设计带来了极大的灵活性，用户可以利用FPGA（现场可编程门阵列）来开发出一个精简指令的CPU，同时对微型计算机的原理及结构进行充分研究，便于将来进行相关ASIC（专用集成电路）设计，也可用于计算机原理教学之中。 1 微型计算机结构及原理 以一个简化的微型计算机为例，图1是微型计算机的简化结构。 点击图片查看大图 图1 微型计算机的简化结构 1.1 微型计算机结构 微型计算机由PC（程序计数器）、IR（指令寄存器）、CON（控制部件）、MAR（存储地址寄存器）、ROM（只读存储器）、A（累加器）、ALU（算术逻辑部件）、B（寄存器）、OUTREG（输出寄存器）、DLEDDIS（数码管动态扫描模块）及DECL7S（显示模块）等组成。这里仅介绍有所改变或不同的模块。 图1中：L为数据载入控制信号，E为三态输出选通信号，clk为时钟信号，clr为清零信号，Cp为控制PC加1信号，S0-S3为控制ALU进行加减或逻辑运算的选择信号。所有的控制、时钟及清零信号由CON模块给出，而CON模块由外部时钟clkin及清零信号rst控制。PC可以置数，即可执行跳转指令。OUTREG可清零，便于多次调试。DLEDDIS及DECL7S用来把地址及结果在数码管上显示出来。 1.2 微型计算机原理 虽然这台微型机可以实现16条指令，但本文对指令不做扩展，仅以5条指令为例。LDA为将数据装入累加器A（操作码0000）；ADD为进行加法运算（操作码0001）；SUB为进行减法运算（操作码0010）；OUT为输出结果（操作码1110）；HLT为停机（操作码1111）。 在程序和数据装入后，当外部给出时钟信号及清零信号无效时，由CON模块发出信号及控制字，开始取出和执行每条指令。如控制字顺序为ErLrS3S2S1S0EuLm LbEaLaEi LiCpEpLp，这里Lr可用于存储器为RAM时做写使能信号。由于采用的是数据总线与地址总线合一的总线结构，一条指令的执行需要6个机器节拍，即前3节拍取指周期与后3节拍执行周期。如执行ADD 0AH，机器码为1AH 0001 1001 。第1节拍将PC内容送入MAR，控制字为“0000 0001 0000 0010”，即Ep与Lm为1；第2节拍将ROM中对应地址单元中的内容送到IR，IR高4位送至CON，控制字为“1000 0000 0000 1000”，即Er与Li为1；第3节拍使PC加1，控制字中Cp为1，其余为0；第4节拍将IR的低4位送至MAR，Ei与Lm为1；第5节拍将ROM中的内容送入累加器A中，Er与La为1；第6节拍为加法运算，Eu与La为1，同时S0-S3选择为加法运算。 2 FPGA实现 2.1 总线方式 总线方式是指严格按图1用FPGA实现相应结构的微型机。本实验采用上海航虹公司的AEDK实验箱，FPGA芯片为Altera公司的EPF10K20TC144-4，软件采用QuartusⅡ4.0、Max+plusⅡ10.0及synplifypro7.5，程序设计采用VHDL语言。 由图1可知，共有11个子模块，最后用元件例化语句构成总模块。以设计程序计数器模块C_PC及控制模块C_CON为例简单做一介绍。 点击图片查看大图 当三态输出信号es选通时，即es “1”，PC可输出，否则输出为高阻态。数据或地址与总线相关的子模块都需采用三态门。由于采用了三态门，最好用QuartusⅡ软件来进行编译，Max+plusⅡ有时不一定可以通过。 用synplify pro7.5对C_PC模块进行RTL 寄存器传输级 原理图观察，如图2所示。其综合电路与一个4位二进制计数器类似，只是多了一个三态门。用synplify pro7.5不仅可以观察RTL电路，还可以观察门级电路结，深入了解其内部结构。 点击图片查看大图 图2 C_PC模块RTL电路 C_CON模块是最关键的模块，因为所有的控制信号都由它发出。由于指