专题海报[杨欣达刘翊筑].ppt

* 一種控制MOS門限電壓的運算放大器之設計 A Method of Design Low-Power Operational Amplifier with CDB technique 學生：楊欣達，劉翊筑 指導教授：蕭敏學老師 Abstract 本論文討論如何在既有的製程技術下利用電路設計的方式去改變電晶體的門限電壓，藉此可以使用極低的電源電壓去驅動放大器。在0.35um製程典型工作電壓一般不可太低；若想降低使用的供應電壓，則只能採用0.18um製程或改變元件材質。如果要使用0.35um製程又要降低電壓供應源的話，本論文提出一種嶄新的方式，可從電路設計上著手降低電晶體的門限電壓 Threshold Voltage、Vth 來完成需求。本文中探討如何以CDB Current Driven Bulk 技術降低電晶體之門限電壓，以及將此方法實際應用於運算放大器設計中，並透過模擬觀察其特性之變化與影響。. CDB Current Driven Bulk 以NMOS為例 圖1. ，從基板端注入電流，其電流與空乏區內 之電荷結合則會直接影響基板裡面等效摻雜濃度，造成空乏區受 體載子 NA 下降，等效於空乏區縮小，通道更容易產生，達到降 低門限電壓之目的；PMOS亦可使用同樣的注入方法。而下圖 圖 3. 為CDB技術設計流程圖。 case1:Single PMOS IInject [nA] VTH0[mV] gm [u] Ro [KΩ] 圖6. 注入電流與VTH0、ro及gm關係圖 case2: With Without CDB compare case3: Low voltage OPA design Conclusions 在既有的製程技術下利用電路設計的方式去改變電晶體的 門限電壓，有效達到低功率運算放大器的目的。而雖然會降低 部分效能，但如對整體系統影響不大，本專題提供了一種方法 在不改變製程情況也能完成低功率放大器設計。 設定供應電壓源 與電流源大小 計算電路參數 且電路是否工作？ 佈局並將結果進行驗證及模擬 可以工作調低供應電壓 無法工作 ，重新設計 經由HSPICE進行模擬與驗證 加入CDB技術 無法工作 圖3. CDB技術設計流程圖 Simulate Result 70.4KΩ 157u 686m 10n 153KΩ 162u 694m 1n 248KΩ 163u 702m 0.1n 314KΩ 161u 710m 0.01n 319KΩ 159u 718m 0.001n 607KΩ 146u 751m 0 ro gm |VTH| IINJECT 表2. 使用HSPICE模擬單顆PMOS基板端注入電流之結果 1nA 無 CIInject 1pA 無 DFIInject 6.76M 6.98M 截止頻率 WT 0.152 V/us 0.158 V/us 迴轉率 48° 47.5° 相位邊限 P.M 661Hz 664Hz 3dB頻率 20.2306uW 31.5085uW 功率消耗 2.4302MΩ 2.4245MΩ 輸出阻抗 7919.9 8029.1 增益 2.6V with CDB 2.6V 電壓供應源 表3. 利用圖四，當電壓供應源為2.6V時有無CDB的比較 0.1nA CIInject 14nA DFIInject 0.7V 電流偏壓 Vb 45.2M 截止頻率 WT 0.05 V/us 迴轉率 Slew Rate 58° 相位邊限 Phase Margin 2.54K 3dB頻率 23.1622uW 功率消耗 1.3718MΩ 輸出阻抗 5278.8 增益 1.5V 電壓供應源 表4. 電壓供應源為1.5V with CDB 0.5um*0.5um Area 100KΩ Compensation Register 1pF Compensation Capacitance 23.09uW Power consumption 1.5V Power Supply TSMC 2P4M0.35um Technology 表1. 晶片規格 IInject VDD 圖1. NMOS with CDB IInject -VDD 圖2. PMOS with CDB 圖5. LAYOUT 圖7. 晶相圖 圖8. 晶片圖 圖4. 運算放大器結構圖 Department of Electronic Engineering @Feng Chia University *