ARINC 429串行总线收发接口卡的研制.docVIP

ARINC 429串行总线收发接口卡的研制 　　摘 要 本文介绍了基于FPGA的429总线编码发送电路，说明了系统各部分的设计和工作原理。该系统利用XILINX公司的SpartanⅡ 系列大规模现场可编程阵列芯片（FPGA）XC2S100实现与基于429总线的PC机的通信，完成发送信息、发送次数、发送间隔和波特率均可调的429编码的发送，并通过电平转换芯片HS3182产生-12V～+12V电平的信号。 　　关键词 PC-104 FPGA 429编码 信息处理 电平转换 　　中图分类号：TP3 文献标识码：A 　　0引言 　　由于芯片和外围设备的成本不断下降，专用于某一领域的嵌入式平台逐渐被计算机体系结构所使用。设计成本、维护成本的低廉，使得其生产和应用得到广泛普及。PC-104总线是嵌入式计算机的总线标准之一。由于这种超小型PC机体积小、结构紧凑，在硬件和软件上与PC总线完全兼容，主要是嵌入各种仪器设备、军用电子设备和机器人等之中。目前使用PC-104总线的嵌入式PC机已经得到了广泛的应用，很多厂家都生产了系列化的功能模块。 　　本文介绍的就是一种基于PC-104总线的编码发送电路。其通过PC-104总线接受PC机的要发送到某设备的信息，建立发送任务队列。实现发送次数、发送间隔及波特率的可调。设计中采用了XILINX公司的SpartanⅡ系列大规模现场可编程阵列芯片（FPGA）XC2S100，使得系统设计几乎在一块芯片上完成，保证了系统简单、稳定、可修改和可维护。鉴于此嵌入式系统采用了DOS操作系统，设计中PC的控制界面使用Turbo C 2.0编译环境进行界面程序代码的编写。简洁实用的界面设计，人机交互性较为友好，可方便的进行发送信息、发送间隔、波特率等参数的修改，给整个系统的后期调试以及系统的操作使用提供了便利。 　　1系统工作原理 　　系统原理框图如下： 　　由框图可以看出系统包括三个部分：计算机与FPGA通过429总线的通信；FPGA信息处理；电平转换。 　　系统工作原理：计算机与FPGA通过429总线进行通信。FPAG把计算机送来的符合数据（429地址、信息、发送次数、发送间隔、波特率等）进行处理（包括建立任务队列、串并转换、数据校验等）转换为两路差分输出，最后经过电平转换电路把两路差分信号转换为+12V～-12V的输出。 　　2 PC机与FPGA通过429总线的通信 　　系统设计中用到的PC104总线信号有：10根地址线A9 ～ A0、DMA控制AEN；IO读信号IOR、IO写信号IOW、双向数据总线D7 ～ D0。对双方传输信号字节进行编址，对应地址定义如下： 　　429 Label0x300 　　Message（Low Byte）0x301 　　Message（Mid Byte）0x302 　　Message（High Byte）0x303 　　Cycles（Low Byte） 0x305 　　Cycles（High Byte） 0x304 　　*Caption 0x306 　　* Caption包括波特率选择位（2Bits）和发送间隔（6 Bits） 　　PC机通过查询方式读取FPGA内部缓存的状态标志位（FULL）：若FULL=0，说明计算机可以对缓存进行写操作，计算机把429通道地址、信息、发送次数、波特率和发送间隔按照对应地址通过总线依次写入FPGA；若FULL=1，说明FPGA内部缓存已满，计算机暂时不能对缓存进行写操作，需等待缓存中数据被取走后才可进行写操作。FPGA对计算机传输来的数据进行处理：按照Label中的数据把Messages及Cycles写入内部RAM的相应地址中，同时置缓存状态位（FULL）以便计算机读取。 　　3 FPGA信息处理 　　FPGA内部框图如图2所示。FPGA的数据接收缓存为7字节，任务队列为16字节，数据存储双口RAM为80字节。 PC104的数据和地址信号送入FPGA，FPGA按照地址信号的不同把数据放入接收缓存的相应字节，同时判断RAM的状态：如果CAN_WRITE_FLAG为真，说明RAM可以写入数据，则把数据信息、发送字数和Label分别写入RAM和任务队列。在发送端请求发送信号REQURST有效时，数据从RAM中读出至发送寄存器。数据在DATA_CLK的时钟移位形成串行信号A，A取反形成串行信号B。A、B分别和DATA_CLK相与，产生差分信号送至外部电平转换电路。 　　4 HS3182电平转换 　　电平转换电路是通过429电平转换芯片HS3182完成的。该芯片把FPGA输出的A、B两路差分信号（TTL）转换成-2VREF～+2VREF的差分信号输出。 　　5 FPGA外部电路的设计 　　（1）电源