版图设计规则.pptVIP

版图设计规则 版图概述 定义：版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形， 包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。 集成电路制造厂家根据这些数据来制造掩膜。 掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。 版图概述 设计者只能根据厂家提供的设计规则进行版图设计。严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。 版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。 举例：工艺结构 以TSMC（台积电）的0.35μm CMOS工艺为例 举例：工艺结构 Feature size L=0.18um VDD 1.8V/2.5V Deep NWELL to reduce substrate noise MIM capacitor(1fF/um^2) 6 Metal 1 Poly Polycideresistor(7.5 Ohm/sq) High N/P implant resistor(59 Ohm/sq, 133 Ohm/sq) M1-M5 (78 mOhm/sq) Thick-top-metal (18 mOhm/sq) 设计规则(design rule) 版图几何设计规则可看作是对光刻掩模版制备要求。光刻掩模版是用来制造集成电路的。这些规则在生产阶段中为电路设计师和工艺工程师提供了一种必要的信息联系。 设计规则(design rule) 两种规则： (a) 以λ(lamda)为单位的设计规则—相对单位 (b) 以μm（micron)为单位的设计规则—绝对单位 如果一种工艺的特征尺寸为S μm,则λ=S/2 μm，选用λ为单位的设计规则主要与MOS工艺的成比例缩小有关。 设计规则主要包括各层的最小宽度、层与层之间的最小间距、最小交叠等。 设计规则(design rule) 1、最小宽度(minWidth) 最小宽度指封闭几何图形的内边之间的距离  设计规则(design rule) 2、最小间距(minSep) 间距指各几何图形外边界之间的距离。 TSMC_0.35μm CMOS工艺版图各层图形之间的最小间距 设计规则 3、最小交叠(minOverlap) 交叠有两种形式： a)一几何图形内边界到另一图形的内边界长度(overlap)， 如图 (a) b)一几何图形外边界到另一图形的内边界长度(extension)，如图 (b) TSMC_0.35μm CMOS工艺版图各层图形之间最小交叠 设计规则举例 Metal相关的设计规则列表 设计规则举例 tf文件(Technology File)和display.drf文件 这两个文件可由厂家提供，也可由设计人员根据design rule自已编写。 tf文件规定了版图的层次、各层次的表示方式、设计规则。 display.drf是一个显示文件，规定显示的颜色。　 Tf display  DRC规则文件 geomOr( )语句的目的是把括号里的层次合并起来，也就是或的关系。 利用这些原始层次的“与或非”关系可以生成设计规则检查所需要的额外层次 drcExtractRules( bkgnd = geomBkgnd() NT = geomOr( NT ) ；N阱，假设技术文件中以”NT”为名。 TO = geomOr( TO ) ；有源区,’’ GT = geomOr( GT ) ；多晶硅 W1 = geomOr( W1 ) ；接触孔 A1 = geomOr( A1 ) ；铝线 DRC规则文件 [outlayer]=drc(inlayer1 [inlayer2] function [modifiers] ) 说明: outlayer表示输出层 ,如果没有定义outlayer层，出错的信息将直接显示在出错的原来层次上。 inlayer1和inlayer2是代表要处理的版图层次。 function中定义的是实际检查的规则，关键字有sep（不同图形之间的间距）, width, enc（露头）, ovlp(过覆盖), area, notch（挖槽的宽度）等。关系有, , =, =, ==等。结合起来就是：sep3, width4, 1enc5 等关系式。 DRC规则文件 举例： drcExtractRules( bkgnd = geomBkgnd() NT = geomOr( NT ) ；N阱，假设技术