EDA综合实验——正弦信号发生器-张炘.docVIP

学生实验报告 系别 电子信息学院 课程名称 《EDA综合实验》 班级 10通信A班 实验名称 正弦信号发生器 姓名 张炘 实验时间 2012年　 10月　30 日 学号 2010010101073 指导教师 王红航 报 告 内 容 一、实验目的和任务 本次实验的任务是设计一个正弦信号发生器，并且熟悉Quartus II 软件中软件功能自模块设计的使用。 以软件中自带的计数器模块、ROM模块设计正弦信号发生器。 二、实验原理介绍 本次是利用fpga芯片设计一个正弦信号发生器，利用ROM模块把正弦信号的每时刻对应的幅度数值填入其中，然后用一个八位计数器与ROM级联，然后把其中的数据读出，数据进入DA数模转换器中实现正弦信号的发生。 三、设计代码（或原理图）、仿真波形及分析 以上为ROM中的数据 系统中ROM的程序如下： module ROM ( address, clock, q); input [5:0] address; input clock; output [7:0] q; `ifndef ALTERA_RESERVED_QIS // synopsys translate_off `endif tri1 clock; `ifndef ALTERA_RESERVED_QIS // synopsys translate_on `endif wire [7:0] sub_wire0; wire [7:0] q = sub_wire0[7:0]; altsyncram altsyncram_component ( .address_a (address), .clock0 (clock), .q_a (sub_wire0), .aclr0 (1b0), .aclr1 (1b0), .address_b (1b1), .addressstall_a (1b0), .addressstall_b (1b0), .byteena_a (1b1), .byteena_b (1b1), .clock1 (1b1), .clocken0 (1b1), .clocken1 (1b1), .clocken2 (1b1), .clocken3 (1b1), .data_a ({8{1b1}}), .data_b (1b1), .eccstatus (), .q_b (), .rden_a (1b1), .rden_b (1b1), .wren_a (1b0), .wren_b (1b0)); defparam altsyncram_component.clock_enable_input_a = BYPASS, altsyncram_component.clock_enable_output_a = BYPASS, altsyncram_component.init_file = ROM.mif, altsyncram_component.intended_device_family = Cyclone II, altsyncram_component.lpm_hint = ENABLE_RUNTIME_MOD=NO, altsyncram_component.lpm_type = altsyncram, altsyncram_component.numwords_a = 64, altsyncram_component.operation_mode = ROM, altsyncram_component.outdata_aclr_a = NONE, altsyncram_component.outdata_reg_a = UNREGISTERED, altsyncram_component.widthad_a = 6, altsyncram_component.width_a = 8, altsyncram_component.width_byteena_a = 1; endmodule 得到ROM模块图形 以下是计数器的程序如下： module COUNT ( clock, q); input clock; output [5:0] q; wire [5:0] sub_wire0; wire [5:0] q = sub_wire0[5:0]; lpm_counter LPM_COUN