数字电子技术第四章课程方案.pptVIP

真值表 逻辑表达式： 1、基本原理 数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 2、用数据选择器实现逻辑函数的思路 四、用数据选择器设计组合逻辑电路 将数据选择器的地址端作为逻辑函数的输入端，同时配合D0～Di适当状态（包括原变量、反变量、0和1），使要实现的逻辑函数的标准形式和数据选择器的输出形式相对应。 例1：用双4选1数据选择器74HC153实现交通信号灯监视电路。 解： 数据选择器能够从多路数字信息中任意选出所需要的一路信息作为输出，至于选择哪一路数据输出，则完全由地址代码组合决定。　　 数据选择器小结 数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。例，八选一数据选择器的表达式为： 用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→对比要实现函数与数据选择器输出的表达式，求Di→画连线图。 4.3.5 数值比较器（学习思路：定义及逻辑功能表） 一、定义 二、分类及实例介绍 三、扩展及应用 ：比较两个二进制数值大小的逻辑电路 一、定义 二、分类及实例介绍： 类型：1位数值比较器和多位数值比较器。 实例1：1位数值比较器（对两个1位的二进制数进行比较） A,B比较有三种可能结果 A3 B3 A2 B2 A1 B1 A0 B0 Y1 Y2 Y3 A3 B3 × × × 1 0 0 A3 B3 × × × 0 1 0 A3 B3 A2 B2 × × 1 0 0 A2 B2 × × 0 1 0 A2 B2 A1 B1 × 1 0 0 A1 B1 × 0 1 0 A1 B1 A0 B0 1 0 0 A0 B0 0 1 0 A0 B0 0 0 1 实例2：多位数值比较器（对两个多位的二进制数进行比较） 原理：从高位比起，只有高位相等，才比较下一位 例如A、B是两个四位二进制数A3 A2 A1A0和 B3B2B1B0 只比较两个四位数时，逻辑函数式为： 若A、B是两个多位数的高四位，则当A B时，就需要以低位的比较结果来决定两个数的大小。 I A B 、I A B 和 I A B 是来自低位的比较结果 只比较两个四位数时，应令I A B I A B 0， I A B 1 三、扩展：用两片CC14585组成一个8位数值比较器 1、只要高位比较出大或小，低位就没有必要比较了； 3、 只比较四位数时，扩展端不应起作用； 2、当高四位全部相等时，需考虑低位的比较结果。 　 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。 利用集成数值比较器的扩展输入端，很容易构成更多位数的数值比较器。数值比较器的扩展要注意实际电路结构，因为电路结构不同，输入扩展端的用法也不完全一样，使用时应注意区别。 数值比较器小结 1、用译码器设计组合逻辑电路的方法； 小结 2、数据选择器的概念及分类； 3、数据选择器的扩展； 4、用数据选择器设计组合逻辑电路的方法； 5、数据比较器的概念、类型、扩展。 4.3.4 加法器 一、定义 二、分类 三、加法器实例介绍 四、加法器应用 一、定义：实现二进制数加法运算的器件称为加法器。 二、分类：半加器（一位半加器） 全加器（一位全加器、多位全加器） 1、一位半加器 对两个1位二进制数进行相加（不考虑来自低位的进位）而求得和及进位的逻辑电路称为半加器。 加数 本位的和 三、加法器实例介绍 输 入 输 出 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 向高位的进位 2、一位全加器 对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 输 入 输 出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 实现多位二进制数相加的电路称为多位加法器。 ⑴串行进位加法器 3、多位 加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度慢。 ⑵超前进位加法器 目的：提高运算速度。 措施：减小或消除由于进位信号逐级传递所耗费的时间。 具体实现办法：通过逻辑电路事先算出每一位全加器的进位输入信号，而无需再从低位开始向高位逐位传递进位信号了。 （详细分析见课本P194~P196页） 四位超前进位加法