单元9电工电子技术研讨.ppt

设AD满量程可输入电压Um=l00mV，试将采样保持模拟信号UI=76mV转换成数字信号。 转换开始，环形移位寄存器初态为Q1Q2Q3Q4Q5=l0000状态。 当第l个CP到来时，逐次逼近型寄存器被量化成Q6Q7Q8=100。与此同时，环形移位寄存器右移一位，即Q1Q2Q3Q4Q5=01000状态。逐次逼近型寄存器的输出100经DAC转换为Um/2=100/2=50mV，即Uf=50mV。UI与Uf在比较器中比较，由于UI=76mV，所以UIUf，因此Uc=0。 当第2个CP到来时，由于Q1Q2Q3Q4Q5=01000，又UC=0，使得Q6Q7Q8=110，相当于Q6保留l，Q7置为l，Q8仍为0。与此同时Q1Q2Q3Q4Q5=00l00，逐次逼近型寄存器的状态110经DAC转换为50+50/2=75mV。即Uf变成75mV，经与UI比较，UIUf，所以Uc=0。 当第3个CP到来时，由于Q1Q2Q3Q4Q5=00100，又UC=0，使得Q6Q7Q8=11l，相当于Q7、Q6保持不变，Q8置为1。与此同时，环形寄存器又右移一位。逐次逼近型寄存器的输出111经DAC转换输出为75+50/4=87.5mV。即Uf又变成87.5mV。经与UI比较，UIUf，因此UC=l。 当第4个CP到来时，由于Q1Q2Q3Q4Q5=00010，又UC=l，Q6Q7Q8=l10，相当于Q8的1被清为0。与此同时，环形移位寄存器最后一位置1，这使得门4~6开通，逐次逼近型寄存器的内容经此输出为数字信号D2D1D0=110，相当于75mV，比较逼近输入的模拟信号76mV。逐次逼近型寄存器的位数越多，UC越接近UI，输出的数字信号就越精确。逐次逼近型ADC是使用最为广泛的一种。它的转换速度快，精度高（其精确度可达0.005%）。 3.并联比较型A/D转换器 并联比较型ADC由电阻分压器、电压比较器、数码寄存器及编码器等组成，如图9-48所示。该电路的工作原理如下：电阻分压器将输人参考电压量化为UR/15、3UR/15、……13UR/15共7个比较电平，T化单位为 =2UR/15。之后将这7个电平分别接到7个电压比较器Cl~C7的反相输入端上。7个比较器的另一个输入端连在一起，做为采样保持模拟电压的输大端。输入电压UI与参考电压的比较结果由比较器输出，送到寄存器保存，以消除各比较器由于速度不同而产生的逻辑错误输出。编码器把寄存器送出的信号进行二进制编码，以输出3位二进制数字信号，其对应关系见表9-25。并联比较型ADC的特点是:转换速度极快，但当输出位数增加时，所需电压比较器数目将以极大比例增加。因此该ADC适用于高转换速度、低分辨率的场合。 　A/D转换器的主要参数 　①分辨率 　A/D转换器的分辨率又称分解度。其输出二进制数位越多，转换精度越高，即分辨率越高。故可用分辨率表示转换精度。常以LSB所对应的电压值表示。如输入的模拟电压满量程为5V，8位ADC的LSB所对应的输入电压为x5=19·53mV，而l0位ADC则为x5=4.88mV。可见ADC位数越多，分辨率越高。 　②转换速度 　转换速度是指ADC从接到转换控制信号起，到输出稳定的数字量为止所用的时间多少。显然，用的时间越少，转换速度越快。通常，高转换速度可达数百毫微秒，中速为数十微秒，低速为数十毫秒。 ③相对误差 表示AD转换器实际输出的数字量和理想输出数字量之间的差别。常用最低有效位的倍数表达。例如AD转换器的相对误差小于等于 LSB，表示实际输出的数字量和理论上应得到的输出数字量之间的误差少于最低位1的一半。 4.集成AD转换器 原理框图 ADC0809是采用CMOS工艺制成的双列直插式8位AD转换器，其原理框图如图9-49所示。ADC0809内部由8路模拟开关、地址锁存器和译码器、比较器、电阻网络、树状电子开关、逐次逼近寄存器、控制与定时电路、三态输出锁存器等组成。 图9-49原理框图 虚线框中为0809的核心部分。ADC0809芯片有28个管脚，各引脚功能如下： IN0~IN7：为8路模拟电压输入端。它可对8路模拟信号进行转换。但某一时该只能选择一路进行转换。选择由地址锁存器和译码器来控制。 A、B、C:模拟输入通道的地址选择线。它的状态译码与模拟电压输入通道的关系如表9-26所示。 表9-26输入通道的状态译码 ALE：地址锁存允许信号，高电平有效。 START：脉冲输入信号启动端。其上升沿使内部寄存器清零，下降沿开始进行模/数转换。 CLOCK：时钟脉冲输入端，控制时序电路工作。 D0~D7：数据输出端，D0为最低位、D7为最高位。 OE：输出允许，高电平有效。 UREF（+）和UREF（