CMOS模拟集成电路设计_ch9运算放大器2——筒套式、折叠式运放解释.pptVIP

折叠共源共栅放大器 Rout较小，因此折叠式的电压增益较小 folded cascode 折叠共源共栅差分对 折叠式的功耗更大 折叠共源共栅结构中折叠点对应的极点 电容增加，频率特性变差 折叠式共源共栅运算放大器 优点：输入、输出摆幅比筒套式大！ 折叠共源共栅运放可以构成单位增益放大器，输入、输出摆幅比筒套式大，更适合现代低压工艺。 折叠共源共栅运放的主要优点 CMOS模拟集成电路设计 运 算 放 大 器（二） 典型的运放结构和种类 筒套式共源共栅运算放大器 折叠式共源共栅运算放大器 高增益运算放大器 轨对轨运算放大器 全差动运算放大器 筒套式共源共栅运算放大器 telescopic cascode 共源共栅运放的ICMR 保证所有晶体管均处于饱和区 输入下限： Vin,min=VCSS+VGS2 =Vdsat+Vth2+Vdsat2 输入上限： Vin,max=Vb-|VGS4|+Vth2 Vb越大，输入共模电平摆幅越大 单端输出共源共栅运放的输出范围 输出下限： Vout,min=Vb-Vth4 输出上限： Vout,max=VDD-|Vth7|-2Vdsat Vb越小，输出摆幅越大 输出摆幅的最大值为 VDD-|Vth7|-5Vdsat 双端输出共源共栅运放的输出范围 输出下限： Vout,min=Vb1-Vth4 输出上限： Vout,max=Vb2+Vth5 Vb2越大，输出摆幅越大 Vb1越小，输出摆幅越大 输出摆幅的最大值为 2(VDD-5Vdsat) 单位增益放大器 筒套式共源共栅运放的优缺点 优点： 高增益，较低功耗，较好的频率特性、噪声特性 缺点： 输入摆幅、输出摆幅小 不宜用做单位增益缓冲器 输出摆幅很小 宽摆幅的单端输出共源共栅运放 实际电路中，b结构（宽摆幅）被广泛采用 宽摆幅的单端输出共源共栅运放 输出摆幅的最大值为(VDD-5Vdsat) 筒套式共源共栅运算放大器的稳定性 因此筒套式共源共栅运算放大器 一般不需要相位补偿 为了解决摆幅小的缺点，可以级联一个共源放大器 三级共源共栅运算放大器 缺点：输出摆幅受到限制太大，所以一般不会采用三级以上的共源共栅结构 全差分共源共栅运放的设计(1) 全差分共源共栅运放的设计(2) 除去单端的摆幅1.5V，还剩1.5V可供晶体管分配： 选择多大的电流（功耗），主要出于速度方面的考虑） 全差分共源共栅运放的设计(3) 全差分共源共栅运放的设计(4) 电路对速度和噪声的要求使电流不能任意减小，因此增大增益的主要办法就是增加管子的尺寸。 由于PMOS的ro较小，所以主要增大P管的L，适当调整过饱和电压的分配即可达到要求 典型的运放结构和种类 筒套式共源共栅运算放大器 折叠式共源共栅运算放大器 高增益运算放大器 轨对轨运算放大器 全差动运算放大器