可编程器件EDA技术与实践试卷6.docVIP

PAGE PAGE 184 华北航天工业学院试题 课程名称：可编程器件EDA技术与实践 试卷种类：期末考试（A）卷，共5页 班级： 姓名： 学号： 成绩： ——————————————————————————————— 一 二 三 四 五 一、填空题（20分） 1．基于可编程器件EDA技术主要包括四大要素，分别为 、 、 、 。 2．可编程器件分为 和 。 3．CPLD是基于 的可编程结构，即由可编程的与阵列和固定的或阵列来完成功能。而FPGA采用 结构的可编程结构。 4．FPGA由 、 和 三种可编程电路和一个 结构的配置存储单元组成。 5． 是EDA技术的重要组成部分，是电子系统硬件行为描述、结构描述、数据流描述的语言。它的种类很多，如 、 、 。 6．VHDL的基本描述语句包括一系列 和 两大基本描述语句。 7． VHDL的库分为两类： 和 。 三、简答题20分（每题5分） 简述的ASIC概念和特点。 说明用文本输入方法设计电路的详细流程。 简述VHDL程序结构。 简述WHEN_ELSE条件信号赋值语句和IF_ELSE顺序语句的异同。 三、判断下列程序是否有错误，如有则指出错误所在，并为以下两个程序配上相应的实体和结构体。（10分） （10分） 程序1： ARCHITECTURE one OF sample IS VARIABLE a,b,c:INTEGER; BEGIN C=a+b END; 程序2： signal A,EN: std_logic; process(A,EN) variable B: std_logic; begin if EN=1 then B=A; end if; end process; 四、解释程序 （30分） 要求： 解释带有下划线的语句。 画出该程序的原理图符号。 说明该程序逻辑功能。 改用WITH_SELECT_WHEN语句编写下列程序。 Library ieee; Use ieee.std_logic_1164.all; entity qk_11 is port( a,b,c,d,en:in std_logic; s:in std_logic_vector(1 downto 0); op:out std_logic ); end qk_11; architecture ar_1 of qk_11 is signal f:std_logic_vector(2 downto 0); begin f=ens; process (f) begin case f is when100=op=a; when101=op=b; when110=op=c; when others=op=d; end case; end process; end ar_1; 五、编程序（20分） 具有清零端的4位二进制计数器如下图所示，请用VHDL语言编写其程序。 2．用元件例化语句设计如图所示电路。元件为2输入与非门。