硬件(逻辑)测试实习生笔试试题.docVIP

请简单阐述你所了解的local bus。如果设计或使用过local bus，请举例说明。 答： 一：Local Bus总线又称为CPU总线，根据高低位地址线序的差异，又可分为Motorola CPU总线和Intel CPU总线。古老的CS51单片机就是Intel CPU总线的典型代表，而我们常用的Power PC就是Motorola CPU总线架构，它是从60X总线衍变过来的(60X总线支持64、32、16、8四种可选位宽模式)，由于Local Bus总线是直接从60X总线上通过桥片分出来的，所以它和60X总线是同步同频的，进行数据数据读写时与60X总线共享带宽，不需要内核提供额外的处理。如下图所示：中国通信人博客 F2V%B@7H[H8}!w R9k 二：数据/地址复用总线解复用后的Device Bus叫Local Bus，Device Bus总线一般采用数据/地址线复用的形式，通常为32位宽，使用时需要将总线的数据和地址分离出来再分别接到目标器件的数据和地址端口，如连接到低速设备时还需要通过Buffer起来来进行驱动和隔离。在早期的设计中，通过用信号锁存器来分离总线中的数据和地址(如经典锁存器SN74LVC16373)，不过现在基本上都是通过逻辑器件CPLD来进行解复用的。利用锁存器373对Device Bus总线数据/地址解复用原理如下图所示 7s#`
r2e
?4I%z])^1Y0 在上图中，L_ALE是地址锁存信号，低电平有效，当L_ALE出现一个低电平脉冲时，锁存器的输入端口对LAD[31:0]信号进行采样、锁存并从输出端口输出，直到下一个L_ALE低电平脉冲到来时，其输出状态才发生改变，Device Bus总线在输出地址信号时将L_ALE信号驱动为低电平，输出数据信号时，将L_ALE驱动为高电平，锁存器正式利用这个特点轻松实现Device Bus总线上数据和地址的分离。 三：Local Bus总线上的数据读写分为同步模式和异步模式。在同步模式下，需要一个外部时钟信号供接收端和发送端共用，利用时钟信号的上升沿对数据进行采样，SDRAM、SSRAM等高速信号使用同步模式；异步传输模式下，不使用时钟信号对数据进行采样(芯片内部还是需要有系统参考时钟来产生时序的)，而是利用片选信号CS、写使能信号WE和读使能信号OE对数据进行采样，使用异步模式的器件有FLASH、BOOTROM等。 中国通信人博客{ T/vP)wumlclk0：同步local bus时钟 Lba：地址线 Lbd：数据线 Lale：锁存 Lbctl：local bus控制信号 Lcs：片选 Lwe：写信号 答：逻辑功能---实现的是异步模式器件（FLASH、BOOTROM）的写数据功能 1 在异步模式下，lclk0：同步local bus时钟作为系统时序产生的参考时钟，不需要外部加时钟进行同步。 2 Lbctl：local bus控制信号控制60X总线选定local bus总线模式，Lbctl信号高电平有效。 3 开始时Lale信号为低电平有效，锁存器的输入端口对LBA[31:0]信号进行采样、锁存并从输出端口输出，即锁存要写的地址，Lale信号为高电平时，锁存器实现Device Bus总线上数据和地址的分离，即为我们所讲的local bus模式。 4 cs片选信号为低电平时有效，这时选中要写的器件，Lwe 信号为低时，写使能起作用，对器件进行写数据，所以片选信号和写使能信号结合对器件进行写数据。 请介绍一款示波器，并分别说明如何测量电源纹波、10ns的脉冲。 PC上的串口引脚定义是什么？如果需要制作连接2个PC串口互联的线缆，那么线缆应该如何定义？ 答：串口的号码，相对应的信号以及功能如下：1 载波检测(DCD)；2接受数据(RXD)；3发出数据(TXD)；4数据终端准备好(DTR)； 　　5 信号地线(SG)；6 数据准备好(DSR)；7 请求发送(RTS)；8 清除发送(CTS)； 　　9 振铃指示(RI)　　信号的工作原理是这样的： 　　首先发送数据TXD DTE向DCE DTE发送串行数据； 　　然后接收数据RXD DTE接受DCE DTE串行数据； 　　请求发送RTS DTE向DCE DTE请求DCE将线路切换到发送方式； 　　允许CTS DTE接受DCE DCE告诉DTE线路已接通可以发送信号； 　　数据设备准备好DSR DTE； 　　载波检测DCE DTE接受到DCE 此时DCE接收到远程载波； 　　数据终端准备好DTR DTE通知DCE DTE准备好； 　　至此串口引脚信号准备完毕，可以正常工作。 你对硬件（或逻辑）开发和测试的理解？ 测试就是学习的过程 ， 对硬件的理解更深刻 ， 测试的过程就是解答