实验二二输入和非门版图绘制.docVIP

姓名:_ 谢小玲 学号:_2011850038_ 实验日期:_2014.4.3 与非门版图绘制 一、实验目的 利用candence软件绘制与非门版图 二、实验内容 1、熟cadence 定制设计软件平台的基本界面与使用设计文件组织式 2、了解工艺文件 版图设计等的大致概念熟悉cadence 软件版图计相关的能 3、绘制版图 窗口中定Compile a new techfile 被选中然后Name”栏输入工艺库的名字为csmc_tf后点OK （2）在随后出现的对话框中ASCII Technology File 一项中输入 csmc0p6umtf，然后点OK ”，会出现一个信息窗口，提示已经成功建立工艺库； 4、建立设计库 （1）主窗口中File→New→Library，会出现New Library 设置窗口，确定“Attach to an existing techfile”选项被选中，库名“Name”设定为“test1”，然后点击“OK”。 （2）在随后弹出设置Technology 库的窗口，选中csmc_tf，然后点击“OK”。 （3）File→New→cell view，在弹出的的窗口中Library Name 为test1，Cell Name输入andnot,通过下面的下拉菜单选中Virtuoso，View Name则会自动变为“layout”，然后点击“OK”，会自动打开出两个窗口：annot的layout编辑窗口，以及LSW窗口。 （二）、与非门版图设计（按要求绘制一个PMOS与NMOS之比为6/4的与非门，且栅长为2uM） 本实验使用CSMC双硅双金属混合信号工艺，主要的设计层包括： TB tub，n阱，作为pmos器件衬底 TO Thin Oxide，有源区，作为mos的源漏区 GT gate，多晶硅1，作为mos栅极 SP P+注入区 SN N+注入区 W1 接触孔，金属1到多晶硅和有源区的接触孔 A1 铝1，第一层金属 W2 通孔1，金属1和金属2的接触孔 A2 铝2，第二层金属 CP bond pad，pad开孔 IM 第二层多晶硅电阻阻挡层 PC Pioy Cap，用作多晶硅电容上极板和多晶硅电阻的第二层多晶硅 绘制流程 画pmos部分 PMOS版图绘制如下（版图各部分尺寸如图中所标注） 2.画nmos部分 NMOS版图绘制如下（版图各部分尺寸如图中所标注） 3.完成与非门版图 (1) 画一个1.3u乘1.3u的TO矩形，然后把这个矩形包围一层SP层(从TO向外延伸0.5u)，在中间画一个contant(W1)层，并用金属1(A1层)覆盖住， 尺寸如图所示： (2)连接电源——在pmos版图上画一条宽金属W1，并与pmos源极相接，将前面画好的PTAP连接到这根电源线上，复制前面画好的PTAP，将其SN改为SP，链接到电源线上，形成被删接触，并将原TB矩形拉长，包住PTAP。选中图层A1TEXT，按快捷键l，添加一个label。在出现的对话框中一栏填入“VDD！”，然后点击将其放置到电源线上。如下图所示： (3)对部分进行类似处理，只是将添加的TAP中的SP层改为SN层，SN层改成SP层，添加的label名称改为“GND！”。如下图所示： (4)连接输入输出节点——使用金属A1将pmos、nmos的漏极连接起来，并在金属上添加label“ F”，用TG层画两个1.3u乘1.3u的矩形，中间放置一个contact，再连接到栅极的金属上，并分别添加一个label“A”和一个label”B”。如下图所示： 四、实验结果 PMOS与NMOS之比为6/4的与非门整体版图如下： 五、实验体会 这次实验让我学会了看版图的尺寸表，也让我懂得了如何将原理图画成版图，并能计算出所要的尺寸，使得版图达到最小面积，本次实验还让我进一步了解了背栅接触，并且懂得了如何在版图上表示背栅接触。总的来说，这次实验增进了我对版图绘制的了解程度，使得我在实验中更加得心应手。不过在本次实验中遇到的最大的问题就是不熟悉规则，由于规则都是用英文来书写的，所以对于我来说有一定的难度的，好在上课的时候老师有做了一些介绍，使我在实验中不至于太过吃力。 - 2 -