基于FPGA的数字电路设计与实现之一分析报告.pptx

基于FPGA的数字电路设计与实现第一课：我的第一个FPGA工程;;实验板;实验板初探;实验板初探;卢有亮 2014;该开发板的官方网： 软件和相关资料下载 加入QQ群：电子科大FPGA数电实验 群号： 群共享中有ISE软件等的下载地址 群名片格式见群公告;ISE软件的安装;一、首先打开ISE工具，新建一个工程;这里要注意，我们的实验板是Spartan3E-XC3S100E-CP132，以前我们不需要把程序烧进板子里，所以可以乱选，但这次一定要根据板子选择芯片类型。然后点击Next。;以前ISE版本可能没有自带的simulator（仿真器），但现在一般都自带有ISim（VHDL/Verilog） ,其实如果你安装上了Modelsim仿真工具也可以选择其它的仿真工具。这里我们就选择ISim（VHDL/Verilog）就可以了。然后点击Next。;选择Verilog Module，右侧输入文件名（文件名不能由数字开头），点Next进入下一步。;弹出Define Module后，不管它，直接点击Next进入下一步，弹出Summary后也不管，直接点击Next进入下一步。;本次实验流水灯实验，时钟频率是50M，要看得清楚流水灯的移动，必须进行分频;代码编辑完毕后，检查有无语法错误，选择Synthesize-XST下的“Check Syntax”。如下图所示：;双击Design Summary/Reports 可以看到各种报告。;例如在红框内我们可以看到我们设计的流水灯用了多少个Flip Flops（触发器），多少个 LUT（查找表）等。;Isim工具可以进行级仿真（一般综合完成后进行仿真，也可以在综合前进行仿真）和布局布线后仿真（编译完成后才可以进行该仿真），在.v文件写好并综合后可以进行行为级仿真，如图所示：;新建testbench文件，选择Verilog Test Fixture文件类型，命名即可，点击Next进入下一步。;弹出如下对话框，这个对话框是让你选择关联的测试模块（比如你的工程中有多个模块存在，就要选择你所要仿真的模块关联到一起去），此处我们只有一个led_flash_top模块，选择它，点击Next进入下一步。会在弹出概要（summary）也直接点击Next进入下一步。;弹出testbench的编辑文档，编辑好testbench后，会发现左边面板的设计平台中没有test_led.v文件，此时在view处选择simulation才会出现test_led.v文件（因为仿真文件仅仅用来仿真，在选择implementation时是看不到test_led.v文件的），如下图所示。;注意！在真正进行仿真之前要根据实际情况来修改仿真模块中的某些参数。 更改完好后现在可以进行仿真了，先进行Behavior Check Syntax（选中双击或右键run即可），无误后可以进行simulate behavior model （选中双击或右键run即可），如图所示。;仿真文件添加的代码;仿真结果;下载运行;约束文件;这个是实验板的芯片，可以看到有很多I/O口，即可编程输入/输出口单元（IOB）。是芯 片与外界电路的接口部分，提供输入缓冲，输出驱动，接口电平转换等功能。为了便于 管理和适应各种电气标准，图中我们可以看到IO Bank被分成4组，不同Bank的接口标准 由其接口电压Vcco决定，一个Bank只有一种Vcco。;我们实验是点亮LED灯，我们要点亮的 第一个LED灯相对应的ucf的代码是 NET “led0 LOC = “M5 ; 对LOC = “M5”，说明我们的第一个LED灯对应的管脚是M5管脚。其实我们也可以LOC=“M4” 或者“M4”，但是我们的实验板上已经把M5这个管脚连接到对应实验板上的第一个LED灯了。所以我们应该通过编写ucf告诉综合器，我的端（PORT）里的输出LED实际上是对应着你芯片的M5管脚。;UCF代码;Ucf文件写好后，可以进行Implement design完成布局布线工作，双击Implement design或右键后单击Run完成。确定无误后进行下一步（生成可编写文件）。;如果无误的话，将生成一个.bit的文件，即是将要烧写的文件。;保存了编写好的UCF文件后，我们将板子接上 电源和数据线，如图先点击工程文件，再双击 Configure Target Device中的Generate Target。;弹出这个，不管它，点ok。;弹出了ISE的iMPACT工具，双击 Boundary Scan。;在空白的地方点击右键选择Initialize Chain;选择该工程文件夹中的bit后缀文件。bit文件的格式 .bit是二进制文件，可以