信号完整性仿真培训分析基础0502.pptVIP

Page* 虽然常用到的源内阻情况下可以认为td≤20%TR时，反射噪声电压摆幅可控制在信号幅度的10%左右，可以不考虑匹配,若一个上升时间为100ps的信号，如果按FR4材料传输，经估算信号线只要小于120mil即不考虑是传输线，然而现实情况并不如此。此图由Ansys公司的ansoft designer仿真得到。 图中m1到m4分别标记于参数td为0.16ns、0.12ns、0.08ns和0.04ns的负载端波形，此时 传输时延为信号上升沿TR的40%、30%、20%、10%,可知振荡幅度随td增大而增大。 2. 仿真与案例分析 2.1.1 传输线的临界长度 2.1 反射案例分析 电压摆幅 Page* 2. 仿真与案例分析 2.1.2 阻抗突变所产生的反射 1.传输线特性阻抗的突变引起信号振荡，反射噪声电压摇摆于突变的传输线特性阻抗有关，摆幅造成特性阻抗偏差减小而降低。 2.反射噪声电压摆幅取决于突变传输线时延td与上升沿tr的相对关系，在突变阻抗±50%处，可当时延td≤20%tr时，反射噪声电压摆幅可控制在信号幅度的10%左右。 此图由Ansys公司的ansoft designer仿真得到。 为研究短串接传输线长度及特性阻抗突变对信号的影响，输入信号上升时间为400ps,特性阻抗 从25欧姆到70欧姆参扫，歩长25欧姆，传输线延时从0ns到0.16ns，歩长为0.04ns（即分别为上升 时间的10%，20%，40%）。 阻抗变化所造成的 源端的电压摆幅 阻抗变化所造成的 接收端的电压摆幅 分析结论： Page* 2. 仿真与案例分析 2.1.3 短桩所产生的反射 一般PCB或封装工艺中留有分支很短的短桩残留，为研究其对信号的影响，所采用输入信号 上升时间为400ps，短桩的特性阻抗为50欧姆，其延时分别为信号上升时间的10%，20%，40% 即分别为0.04ns,0.08ns,0.16ns。 反射噪声电压摆幅取决于短桩线传输时延td与上升沿tr的相对关系，当时沿td≤20%tr时反射 噪声电压摆幅可控制在信号幅度的10%左右。此图由Ansys公司的ansoft designer仿真得到。 源端的电压摆幅 接收端的电压摆幅 短桩 模拟短桩 Page* 2.1.4 线路中途的容性负载反射 2. 仿真与案例分析 一般在过孔、焊盘、封装连线等部分中均有集总电容负载效应，所采用输入信号上升时间为400ps，电容值分别设置为1.2pf到2.8pf参扫，步进为0.4pf，即分别为上升时间的3倍，4倍，7倍。 分析结论：反射噪声电压摆幅取决于中途电容（PF）与信号上升沿tr(ns)的相对关系，当中途电容（pF）≤4倍上升沿tr（ns）时反射电压摆幅可控制在信号幅度的10%左右，此图Ansys公司的Ansoft Siwave仿真得到。 容性或感性 容性情况 感性情况 容性情况造成的电压摆幅 接收端发生了延迟 Page* 2.1.5 线路中途感性突变引起的反射 分析结论：反射噪声电压摆幅取决于突变电感（nH）与信号上升沿tr(ns)的相对关系，当突变电感 （ns）≤0.2×Z0×上升时间tr(ns)时，反射噪声电压摆幅可控制在信号幅度的10%左右。此图Ansys公司的Ansoft Siwave仿真得到。 2. 仿真与案例分析 感性情况造成的电压摆幅 接收端发生了延迟 为研究感性对信号产生的影响，所采用输入信号上升时间为400ps，电感值分别设置为4nH到12nH参扫，步进为4nH。 Page* 动态线 静态线 当动态线上传输3.3v信号的攻击线时，静态线上会收到噪声，当动态线和静态线离的越近，反应到静态线的串扰就越大。此图Ansys公司的Ansoft HFSS仿真得到。 2.2 串扰案例分析 2. 仿真与案例分析 噪声电压 两条传输线的串扰 Page* 优化后 2. 仿真与案例分析 本例中采用一块PCB版图中的两条时钟线进行仿真分析，在优化前，两条时钟线相距较近，通过优化将两时钟线的距离增大。 优化前的串扰波形 优化后的串扰波形 PCB版图中走线的串扰 优化后，两走线之间的串扰明显降低，并变得平滑，两根走线之间的串扰值随着两个走线的距离增大而减小，此版图由Ansys公司的Anost Siwave仿真得到。 Page* 电源层 地层 如果电源层与地层的介质厚度变化，会造成电源分配系统（PDS）的阻抗变大，阻抗变大直接造成压降变大，从而直接送到芯片上的电源管角上的电压会减小，从而会造成芯片的误动作，影响电路板的功能。此图由Ansys公司的Ansoft Designer仿真得到。 介质厚度 2.3 电源完整性案例分析 2. 仿真与案例分析 正常