毕业论文（设计）基于Verilog HDL的乐曲演奏电路设计说明书.docVIP

1 引言 随着EDA技术的进展，基于可编程的数字电子系统设计的完整方案越来越受到人们的重视与利用微处理器(CPU或MCU)来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要复杂得多，如果不借助于功能强大的EDA工具和硬件描述语言，仅凭传统的数字逻辑技术，即使最简单的演奏电路也难以实现。如何使用EDA工具设计电子系统是人们普遍关心的问题在MAX + plus的EDA软件平台上，实现了乐曲的设计。 Verilog HDL按分频控制的方式进行设计，然后进行编程、时序仿真、电路功能验证，奏出美妙的乐曲。该设计的目的在于加深对EDA技术的理解，掌握乐曲演奏电路的工作原理，了解怎样控制音调的高低变化和音长，从而完成乐曲的自动循环演奏。 1.2 课程设计的要求 本课程设计中由于每一个音调对应不同的频率，从而输出对应频率的声音。因此本设计要求通过控制输出到扬声器的激励信号频率的高低和持续的时间，从而使扬声器发出连续的乐曲声，且当乐曲演奏完成时，保证能自动从头开始演奏。 1.3 设计平台 MAX + plusⅡ是美国Altera 公司的一种EDA 软件,用于开发CPLD 和FPGA 进行数字系统的设计。EDA是电子设计自动化(Electronic Design Automation)的缩写,在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的必威体育精装版成果，进行电子产品的自动设计。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。也就是说，综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换低级的、可与目标器件FPGA/CPLD相映射的网表文件。从目前的EDA技术来看，其发展趋势是政府重视、使用普及、应用广泛、工具多样、软件功能强大。EDA技术发展迅猛，完全可以用日新月异来描述。EDA技术的应用广泛，现在已涉及到各行各业。EDA水平不断提高，设计工具趋于完美的地步。12√2。?另外，音A(简谱中的低音6)的频率为440Hz，音B到C之间、E到F之间为半音，其余为全音。由此可以计算出简谱中从低音至高音之间每个音的频率，如表11所示由于频率多为非整数，而分频系数又不能为小数，故必须将计算得到的分频数四舍五入取整。若频率过低，则由于分频小，四舍五入取整后的误差较大；若频率过高，虽然误差变小，但。实际的设计综合考虑两方面的因素，在尽量减小频率误差的前提下取合适的频率。选取6MHz基准频率。若无6MHz的频率，则可以先分频得到6MHz或换一个新的基准频率。实际上，只要各个音间的相对频率关系不变，演奏出的乐曲听起来都不会走调。如表2所示。为了减小输出的偶次谐波分量，最后输出到扬声器的波形应为对称方波，因此在到达扬声器之前，有一个二分频的分频器。表2中的分频是从6MHz频率二分频得到的3MHz频率基础上计算得出的。由于最大的分频系数为910采用14位二进制计数器满足。 图3.2 乐曲演奏电路原理图 音名显示电路用来显示乐曲演奏时对应的音符。可以用3个数码管，分别显示高、中、低音的音名，实现演奏的动态显示，十分直观。在本例中，high[3:0]、med[3:0]、low[3:0]等信号分别用于显示高音、中音、低音音符。为了使演奏能循环进行，需另外设置一个时长计数器，当乐曲演奏完成时，保证能自动从头开始演奏。 4 设计步骤 本设计是采用FPGA器件驱动小扬声器构成一个乐曲演奏电路，图1是一个典型的FPGA/CPLD设计流程： 图1 Verilog HDL设计流程 4.1 系统分析 本设计要求在MAX + plusⅡ的EDA软件平台上，实现乐曲的设计。 图4.1 程序流程图 反馈预置计数器对基准频率6MHz进行分频，产生分频后的输出时钟信号。再经过2分频器，成为方波信号，以驱动扬声器发声。音名显示电路显示乐曲演奏时对应的音符。乐谱产生电路用来根据高音、中音和低音的值决定分频计数器的预置数的值。其中2分频器，产生驱