毕业论文（设计）基于Verilog语言设计的数码管电子钟说明书.docVIP

湖北民族学院 EDA技术及其嵌入式系统设计课程设计 基于MAX+PLUSII平台的 多功能数字钟 设计报告 指导教师： 袁 海 林 专　业：电气工程及其自动化 姓 名： 矫 龙 飞 学 号： 0306504 目录 一、序言………………………………………………………………………………2 二、实验要求及目的…………………………………………………………………2 三、实验原理…………………………………………………………………………3 四、运行环境…………………………………………………………………………3 五、运行过程…………………………………………………………………………3 六、试验结果…………………………………………………………………………8 七、各模块源程序………………………………………………………………………………8 八、心得体会…………………………………………………………………………16 参考文献……………………………………………………………………………16 基于MAX+PLUSII数字钟的实现 一 序言 电子设计自动化（EDA Electronic Design Automation）技术是一种以计算机作为工作平台，以EDA软件工具为开发环境，以硬件描述语言和原理图描述为设计入口，以可编程逻辑器为实验载体，以ASIC、SOC和SOPC嵌入式系统为设计目标，以数字系统系统设计为应用方向的电子产品自动化设计技术。它是融入了电子技术、计算机技术、信息处理技术、智能化技术等必威体育精装版成果而开发的高新技术，是现代电子系统设计、制造不可缺少的技术。EDA技术涉及面广，包括描述语言、软件、硬件等方面知识。它的电子仿真软件的仿真功能强大，具有完备的文件库，具有选用元器件创建电路、仿真模拟运行电路的功能，并且在输入信号的加入、输出信号的显示上能完全模拟实际和调制过程中的各种波型和操作过程。因此，EDA可作为辅助实验教育和实验训练的手段之一，以弥补在经费和实验仪器、元器件缺乏情况下的不足，并可节约材料消耗和减少仪器故障，通过仿真可熟悉常用电子仪器的使用方法和测量方法，并锻炼学生电路设计和调试能力，提高学生的分析与解决问题、故障排除的能力，进一步挖掘学生的开发和创新能力。 Verilog HDL是一种优秀的硬件描述语言，尤其在ACIC设计领域更是占主导地位。Verilog HDL与C语言有许多相似之处，并继承和借鉴了C语言的多种操作符和语法结构，有C语言基础的人很快就能够学习并使用该语言。目前国外教学将Verilog HDL作为主要的硬件描述语言，在国内，该语言的使用人数也逐渐增多。 自上而下的电子系统设计是一种传统的设计思路。这种设计思想更符合人们的逻辑思维习惯，也容易是设计者对复杂的系统进行合理的划分以及不断的优化。现代EDA数字控制系统设计充分利用了自上而下的设计思想，并且许多软件都支持高层的设计和仿真。 二、实验要求及目的： 本设计的数字钟,要求显示格式为小时—分钟—秒钟，分别在8个七段LED数码管上以动态分时扫描的方式显示。系统有两个时钟基准，CLK1为4HZ，分频后用来作为计时基准时钟。CLK2为10KHZ，用来作为扫描基准时钟，分频后作为百分秒计时时钟。 附加功能：有调时模式，增加秒表功能。 数字钟的显示格式如图所示： 实验目的： 1． 初步了解可编程逻辑器件的基本原理 2． 初步掌握Altera公司的可编程逻辑器件开发软件MAX+PLUSп的使用方法 3． 掌握可编程逻辑器件的编程/配置方法 4． 学会使用EDA实验系统 5. 熟悉使用Verilog HDL语言 三、实验原理： 本系统采用的是Altera公司的FPGA器件Flex10K EPF10K10LC84-4,FLEX(灵活逻辑单元矩阵)系列是Altera应用非常广泛的产品，这些器件具有比较高的集成度及丰富的寄存器资源，采用了快速，可预测延时的连续式布线结构，是一种将CPLD和FPGA的优点结合于一体的器件；硬件描述语言由输出稳定的高频脉冲信号作为时间基准，经分频输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“24翻1”规律计数，经译码送到 2、管脚分配： 脚 名 脚 号 输入输出类型 脚 名 脚 号 输入输出类型 RST 60 Input ZX 4 22 Output CLK4 1 Input ZX 5 23 Output CLK10K 43 Input ZX 6 24 Output MADD 65 Input ZW0 5 Output MDEC 62 Input ZW 1 6 Output HADD 64 Input ZW 2 7 Ou