时序逻辑电路引论.ppt

主从JK触发器的一种结构: 1J C1 1K Q Q 1D C1 Q Q ≥1 1 1 K J CP KQn JQn (1) 电路以D触发器为核心,故不存在约束条件; (2) D=JQn+KQn , 所以,Qn+1=D= JQn+KQn (3) 由电路可见,CP是经一个非门送入D触发器,所以这种 结构的JK触发器为CP下降沿到达时改变状态. (4) 根据特性方程 Qn+1= JQn+KQn ,容易求得特性表: CP J K Qn Qn+1 CP J K Qn Qn+1 × × × × Qn 1 0 0 1 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 1 0 1 0 0 1 1 1 0 0 1 1 0 保 持 置 “0” 置 “1” 翻 转 } } } } (5) 状态图 J=1 K=x J=x K=1 J=x K=0 0 1 状态图 J=0 K=x (6) 带异步清零、置1端并具有多驱动输入的JK触发器。 1J C1 1K Q Q S R SD RD J1 J2 K1 K2 J=J1·J2 K=K1·K2 SD ：异步置1 端； RD ：异步清零端。 (7) 主从JK触发器定时波形 CP RD J K Q × 异步置0 置1 保持 置0 翻转 翻转 保持 思考: CP RD J K Q 主从触发器抗干扰能力不强,若对上升沿翻转的主从RS 触发器: CP S R Qm Q 干扰 1S C1 1R Q Q 10.4.2 边沿触发器 边沿触发器的特点: 在时钟为稳定的0或1期间,输入信号都不能进入触发器,触发器的新状态仅决定于时钟脉冲有效边沿到达前一瞬间以及到达后极短一段时间内的输入信号.边沿触发器具有较好的抗干扰性能. 1. 维持阻塞D触发器 (1) 电路结构与符号 CP D RD RD RD SD SD Q Q 1D C1 Q Q S R SD RD D CP (2) 工作原理 CP D RD RD RD SD SD Q Q ① 异步清零 ② 异步置1 a. CP=0 b. CP=1 0 0 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 0 CP D RD RD RD SD SD Q Q 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 M N Qn=1的情况 CP D RD RD RD SD SD Q Q 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 M N Qn=0的情况 注意：在该时刻，D的改变不会使输出状态变化。 ③ 如SD =RD=1, 并 CP=0：由于M=N=1，所以输出Q保持不变 ④ 在CP=1前一瞬间（CP=0），如加入信号D=0，则有： 由于M=N=1，所以输出Q保持不变。 CP D RD RD RD SD SD Q Q 1 1 1 1 1 1 0 1 1 1 1 M N 0 1 1 1 0 0 ⑤ CP由0变为1，在这一短时间内，D=0保持不变，则有： CP D RD RD RD SD SD Q Q 1 1 1 1 1 1 0 0 0 1 1 M N 0 1 1 1 0 0 1 1 0 Qn+1=D=0 ⑥ 在上面的情况下，如D发生变化，即由0变为1 CP D RD RD RD SD SD Q Q 1 1 1 1 1 1 0 0 1 1 M N 0 1 1 1 1 0 0 1 1 0 由于图中红线的作用，电路输出状态保持不变。 ⑦ 在CP=1前一瞬间（CP=0），如加入信号D=1，则有： 由于M=N=1，所以输出Q保持不变。 CP D RD RD RD SD SD Q Q 1 1 1 1 1 1 0 1 1 1 1 M N 1 0 0 0 1 1 ⑧ CP由0变为1，在