计算机组成原理第三章系统总线详解.pptVIP

第３章 系统总线 重点： 有关总线的基本概念 如何克服总线的瓶颈 如何对总线进行管理，包括判优控制和通信控制 难点： 　　总线的通信控制，既要解决通信双方如何获知传输的开始和结束，又要使通信双方按规定的协议互相协调来完成通信任务。? 3.1 总线的基本概念 3.2 总线的分类 一.按数据传送方式 并行传输总线、串行传输总线 二.按总线使用范围划分　 　　计算机（包括外设）总线、测控总线、网络通信总线等 三. 按连接部件不同划分 　　 3.3 总线特性及性能指标 总线带宽（又称总线的数据传输速率） 　 单位时间内总线上传输数据的位数，通常以每秒传输信息的字节数来衡量，单位：MBps(兆字节每秒)。 例：总线工作频率为33MHz,总线宽度32位 则总线带宽为33?(32?8）=132 MBps 　(1/33M:32/8B=1s:x x=132MBps) ***PCI Express*** PCI Express是新一代的总线接口。早在2001年的春季，英特尔公司就提出了要用新一代的技术取代PCI总线和多种芯片的内部连接，并称之为第三代I/O总线技术。 在2001年底，包括Intel、AMD、DELL、IBM在内的20多家业界主导公司开始起草新技术的规范，并在2002年完成，对其正式命名为PCI Express。 它采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。 （PCI Express插槽（黄和绿色） ） 3.4 总线结构(P52) 3.5 总线控制(P57) 同步通信的优、缺点 优点：规定明确、统一，模块间的配合简单一致。 缺点：主、从模块时间配合属于强制性“同步”，必须按最慢的部件来设置公共时钟，严重影响了总线的工作效率，设计带来局限性，缺乏灵活性。 (P61)例3.1 假设总线的时钟频率为100MHz，总线的传输周期为4 个时钟周期，总线的宽度为32 位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？ 解：(1)根据总线时钟频率为100MHz，得 1 个时钟周期为 1/100MHz = 0.01μs 总线传输周期为 0.01μs×4 = 0.04μs 由于总线的宽度为32 位 = 4B（字节） 故总线的数据传输率为4B/（0.04μs）= 100MBps (1/100M*4:32/8Ｂ＝１s:x x=100MBps) (2)若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，使数据线宽度改为64 位，也可以仍保持数据宽度为32 位，但使总线的时钟频率增加到200MHz。 异步通信中的相关概念 异步通信：可用于并行或串行传送。 异步并行：使用“Ready”和“Strobe”联络信号。 异步串行：没有同步时钟，也不需要在数据传送过程中传送同步信号。为了确认被传送的字符，约定字符格式为： 　　1个起始位（低电平），5－8个数据位，1个奇偶校验位、1或1.5或2个终止位（高电平） 　　　传送时起始位后面紧跟要传送字符的最低位，每个字符结束是一个高电平的终止位。 　　起始位至终止位构成1帧。两帧之间的间隔可以是任意长度的。 异步串行通信的数据传输速率用波特率来衡量。 波特率：单位时间内传送二进制数据的位数，用bps(位/秒)表示，记作波特。 P62例3.2 在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1 个起始位，7 个数据位，1 个奇校验位，1个终止位，试计算波特率。 解： 根据题目给出的字符格式，一帧包含1+7+1+1=10 位 故波特率为（1+7+1+1）×120=1200bps=1200 波特 例3.4 在异步串行传输系统中，若字符格式为：1 位起始位，8 位数据位，1 位奇校验位，1 位终止位，假设波特率为1200bps，求这时的比特率。 解： 根据题目给出的字符格式，有效数据位为8 位，而传送一个字符需:1+8+1+1=11 位，故比特率为： 1200×（8/11）= 872.72 bps 由 统一时标 控制数据传送 　充分 挖掘 系统 总线每个瞬间 的 潜力 同步通信 异步通信 半同步通信 分离式通信 3. 总线通信的四种方式 采用 应答方式 ，没有公共时钟标准 同步、异步结合 读 命令 (1) 同步式数据输入 T1 总线传输周期 T2 T3 T4 时钟 地址 数据 外设-CPU传输数据 数据 同步式数据输出