Xilinx简明教程.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Xilinx简明教程

Xilinx HDL开发简明教程 cnliuxu@126.com 要点 先建项目文件夹,取名一般不用汉字和特殊字母,如seg_dyna 对于用HDL语言描述的电路,源文件有 *.v, *.vhd, *.ucf, 这些文件一般放在src文件夹 软件可用Synplify Pro,Xilinx ISE,Model_Sim 项目文件夹结构 Synplify Pro 运行Synplify Pro,File(New Project 选中新建的Proj,File(Save As …,选定文件夹并确定新名称, 选中按右键可以更改Implementation名称并移动文件夹, 一定要确认Implementation Options…,特别是Device,还有Constraints 加入HDL源文件,注意顶层文件在最后 可按Run,如有问题请解决,双击源文件可编辑,编辑器可在Options-Editor Options…设置,Run的结果在XC95288XL文件夹中,文件 *.edf是最终网络表,可用文本编辑器查看 成功后Options(Xilinx(Start ISE Project Navigator,自动进入Xilinx ISE Xilinx ISE 运行Project Navigator,File(New Project,选定文件夹并确定名称,选择EDIF 选定XC95288XL\*.edf文件..\src\*.ucf文件,Copy沟选可去掉 选中 edf文件,在Processes for Source(Generate Programing(Rerun All 成功则生成*.jed文件,在文件夹XC95288XL\seg_dyna中,可改名备份,或在Processes for Source(Configure Device (iMPACT)(Run iMPACT可单独运行,即不需要Project Navigator环境 iMPACT 在运行iMPACT前要用下载线将目标板与电脑连接,目标板上电,才可运行: Boundary-Scan Mode (Automatically connect to Cable…(选择 jed文件,在文件夹XC95288XL\seg_dyna中,右键Program…,下载完成 ModelSim (待续)

文档评论(0)

cuotian + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档