重庆大学数字电路技术课件全集第9章半导体存储器资料.pptVIP

第9章 半导体存储器 半导体存储器（简称存储器）是存储大量二进制数据的逻辑部件。它是数字系统，特别是计算机，不可缺少的组成部分。存储器的容量越大，计算机的处理能力越强，工作速度越快。因此，存储器采用先进的大规模集成电路技术制造，尽可能地提高存储器的容量。 本章介绍常用的半导体存储器的结构、工作原理和使用方法。 9.1 半导体存储器基础 9.2 随机存取存储器（RAM） 9.3 只读存储器（ROM） 9.4 闪存（Flash Memories） 9.5 存储器容量的扩展 9.1 半导体存储器基础 二进制数据以信息单位（简称为字）存储在存储阵列中。最小的信息单位是1位（Bit），8位二进制信息称为1个字节(Byte)，4位二进制信息则称为1个半字节(Nibble)。为便于对每个信息单位（字）进行必要的操作，存储阵列按字组织成直观的存储结构图。 例如，图9.1.2是一个64位存储阵列分别按8位、4位和1位字组织的存储结构图和存储的示例数据。每个存储单元的位置由行序号和列序号唯一确定。每个字的位置（行序号）称为它的地址，用二进制码表示（An-1…A1A0）；列序号表示二进制位在每个字中的位置。例如，按4位组织的、地址为14的字存储单元的信息是1110。 存储单元的总数定义为存储器的容量，它等于存储器的字数和每字位数之积。例如，10位地址码，每字8位，则存储容量为210 Bytes =1024Bytes=1kB=8kbits。计算机存储器的容量通常是512MB(1MB=220B)或１GB(=230B)。 写操作（亦称为存数操作）：输入地址码An-1…A1A0，寻址电路将地址转换成字线上的有效电平选中字存储单元。在片选信号CS有效（通常是低电平）和读写信号为低电平时，读写电路通过存储阵列的位线将数据总线上的m位数据Ｄｍ-1…Ｄ1Ｄ0写入选中的字存储单元中保存（设存储阵列按每字m位组织）。 在复杂的数字系统（例如数字计算机）中，多个功能电路间利用一组公共的信号线（导线或其他传导介质）实现互连，并分时传输信息，这样的一组信号线称为总线。 9.1.2 半导体存储器的分类 按功能，存储器分为只读存储器、随机读写存储器（或称为存取存储器）和闪存。 随机读写存储器(RAM)的写操作时间和读操作时间相当（都是纳秒级），工作时能够随时快速地读出或写入数据。即工作时读写存储器具有存入和取出数据2种功能。 按寻址方式，存储器分为顺序寻址存储器和随机寻址存储器。 采用随机寻址方式的随机读写存储器称为随机存取存储器（RAM—Random Access Memory）。只读存储器（ROM）和闪存也采用随机寻址方式。 部分存储器的寻址方式和功能归纳如表9.1.1。 9.2 随机存取存储器（RAM） 9.2.1 静态随机存取存储器（SRAM） T1～T4构成CMOS基本RS触发器，存储0或1。T5和T6是行字线Xi开关管导通时传递0或1，截止时为高阻态。T7和T8则是列字线Yj 当Xi=Yj=1时，T5～T8导通，将基本RS触发器与读/写电路相连。 如果CS=0、 ，则三态门缓冲器G1和G2为高阻态，而G3为工作态。基本RS触发器的状态输出到数据总线上，实现读操作。如果CS=0、 ，则三态门缓冲器G1和G2为工作态，而G3为高阻态。输入电路强制基本RS触发器的状态与输入数据Dk一致，即Q=Dk，实现写操作。  当CS=1时，三态门缓冲器G1、G2和G3为高阻态，数据总线Dk为高阻态。基本RS触发器既不能输出，也不能接受数据。 当Xi=0时，T5和T6截止，基本RS触发器不能与读/写电路相连，其状态保持不变，存储单元未被选中。本单元不影响同列的其他存储单元与位线交换数据。当Yj=0时，T7和T8截止，基本RS触发器同样不能与读/写电路相连，其状态保持不变，存储单元同样未被选中。 2.基本SRAM的结构 MCM6264：MOTOROLA公司生产的静态随机存取存储器。OE：输出使能，低电平有效； CS：片选信号为，低电平有效。存储容量：8kB=8k×8bit=65536bit 3. SRAM的操作定时 4. 同步SRAM和异步SRAM 9.2.2 动态随机存取存储器（DRAM） 2.基本DRAM的结构 3. 基本DRAM的读写周期 4. DRAM的类型 除前述的基本DRAM外， 为了提高DRAM的访问速度，出现了快速页模式DRAM(FPM DRAM—Fast Page Mode DRAM)、 扩展数据输出DRAM (EDO DRAM--Extended Data Output DRAM)、 爆发式扩展数据输出DRAM(BEDO DRAM--Burst Exte