低功耗触发器比较及计算机模拟论文答辩分析报告.ppt

工具掌握--.SP文件 仿真过程与结果—功耗 因为任何电路的能耗均来自电源所提供的能量，所以我们抛开具体的电路结构而从电路的电源出发来考虑电路的总体功耗。所以只要我们测得电流，则系统的功耗可以如下计算： 平均功耗： 总能耗： 致谢 Company Logo LOGO 指导教师： 低功耗触发器比较分析及计算机模拟 姓名： 班级： 学号： 提 纲 课题概述 理论准备 --CMOS电路、双边沿触发 工具掌握—HSPICE、.SP文件 仿真结果及分析--半静态、多阈值、传输门触发器 总结 感谢 课题概述 本次的课题是一次在学习并掌握CMOS集成电路和双边沿触发器的相关知识的基础上，使用HSPICE软件对选定的半静态低功耗触发器、多阈值低功耗触发器、基于传输门低功耗触发器进行分析模拟，并对模拟结果进行比较总结的理论研究。 理论准备-CMOS电路 NMOS：衬底为P掺杂，漏和源为N掺杂，栅极下方形成的沟道为电子沟道，即N沟道；实际电流从漏流到源，所以在电路图中NMOS都是漏在上，源在下，电流从源流出 PMOS：衬底为N掺杂，漏和源为P掺杂，栅极下方形成的沟道为空穴沟道，即P沟道；实际电流从源流到漏，所以在电路图中PMOS都是源在上，漏在下，电流从源流入 CMOS反相器：由一个P沟道增强型MOS管和一个N沟道增强型MOS管通过串联而成，通常用P沟道MOS管作为负载管，N沟道MOS管作为开关管。当输入为低电平时，输出为高电平；当输入为高电平时，输出为低电平。 理论准备—双边沿触发器 单边沿触发器只对时钟某个特定的跳变方向敏感。这样另一个跳变方向的时钟跳变纯属一种冗余跳变，而它对应的大量功耗也纯属浪费。试想，如果触发器能对时钟信号的二个跳变方向均敏感，则原来冗余跳变的时钟信号将被有效利用，这便是双边沿触发器的设计思想。 采用双边沿触发器后，在保持原有的数据传输速率的条件下，时钟信号的频率可以减半，由此就可以降低集成电路的功耗。此外，如果保持原有的时钟频率不变，则系统处理数据的速度将加倍，从而提高系统的效率。 工具掌握--HSPICE HPICE软件主要用于模拟电路的仿真。模拟电路仿真工具是以电路理论、数值计算方法和计算机技术为基础实现的，由于模拟电路在性能上的复杂性和电路结构上的多样性，对仿真工具的精度、可靠性、收敛性以及速度等都有相当高的要求。HSPICE程序由于收敛性好，适于做系统及电路仿真，又有工作站版和微机版本，在国内外的用户十分广泛 仿真过程及结果—低功耗原理 半静态：动静态 电路中，利用CMOS 电路的电容特性，用反相器替换了静态触发器电路中的闩锁，因此，这一部分电路是动态的。两个反相器存储的数据经选择后被存储在闩锁中，经缓冲后输出，因此，这一部分电路是静态的。 多阈值：静态 为了提高电路的性能，电路用较低阈值的管子实现，称为低阈值模块；而为了抑制低阈值模块的漏电流，在低阈值模块与地之间接入一个高阈值NMOS管TN．R,S信号是低阈值模块是否工作的控制信号：当R=1,S=1时，TN导通，低阈值模块处于工作状态，此时该模块就跟地连接，TN的漏极相当于一个虚地，由于虚地的电压略大于0，相当于增加了低阈值模块中管子的阈值电压，从而降低了一定的漏电流．当R=0或S=0时，TN管断开，低阈值模块处于不工作状态，此时该模块就跟地断开，虚地点相当于悬空，而TN的阈值电压较高，其漏电流较小，所以低阈值模块的漏电流被TN抑制，降低了电路的漏电流． 传输门: 利用传输门在触发器结构中加入基于数据选择器逻辑结构的高低电平锁存器改进电路提高电路速度，降低延迟。 仿真过程与结果—延迟 控制HSPICE输出clk和输出端信号Q 的两个输出波形，当clk上升Q也跟着上升的地方把波形放大，在clk上升到一半的时候（时间电A）到Q上升到电源电压一半的时候（时间点B）分别取标记,A和B相距的时间（A和B的标记在 x轴上的距离）就是触发器上升沿的延迟时间。同理可得下降沿的延迟。 仿真过程与结果—功耗 .OP语句—直流工作点分析输出全局数据 .MEAS TRAN AvgPower AVG P(v0) FROM=0us TO=10us--测量电路平均功耗 仿真过程与结果—对比总结 11 19 9 器件数 1157uw 1034uw 951uw 平均功耗 278ps 174ps 776ps 下降沿延迟 156ps 553ps 834ps 上升沿延迟 传输门 多阈值 半静态 半静态触发器拥有最少的器件，有效的减小了电路冗余，在功耗上半静态触发器是最小的，但是它的延迟时间要远远大于另外两种触发器。多阈值触发