第章如何发挥输入输出设备的输入输出功能---8X86中断系统课件.pptVIP

第10章 中断系统 10.1 中断的概念 10.2 MCS-101单片机的中断流程 10.2.1 MCS-101单片机中断系统结构 89C101中断系统的五个中断源 1、INT0——外部中断0请求，低电平有效。通过P3.2引脚输入。 2、INT1——外部中断1请求，低电平有效。通过P3.3引脚输入。 3、T0——定时器/计数器0溢出中断请求。 4、T1——定时器/计数器1溢出中断请求。 10、TX/RX——串行口中断请求。当串行口完成一帧数据的发送或接收时，便请求中断。 10.2.2 中断请求标志寄存器 各控制位的含义 SCON中控制位的含义 10.2.3 中断允许控制寄存器 10 MCS-101的中断响应条件和中断处理 中断响应的条件 中断处理过程 103.1 中断响应的条件 10.3.2 中断处理过程 10.4 中断程序编程举例 9.4 综合举例 【例9.10】 【例9.11】 【例9.12】 【例9.13】 【例9.14】 【例9.110】 系统总线概述 存储器模块、I/O模块和CPU模块必须有机地互连到一起，才能构成计算机系统。在微型计算机中，包括IA-32计算机内，都是使用总线技术把各个模块互连到一起的。 在主板上，系统总线体现为印制电路板或集成电路内部的平行的一组信号线。 总线的最大特点：提供给各个模块进行分时共享的使用。 总线包括： 地址总线：用来寻址存储器模块的各个单元和I/O模块的各个寄存器（端口）。单向工作方式。在IA-32计算机中，地址总线的宽度为32位，最大寻址空间为4GB（也是用户能够使用的最大虚拟空间）。地址总线是单向的，只能由总线的主控模块（CPU、DMA控制器）发出，由存储器和I/O模块接收。通常是把地址总线的高位地址信号经译码用来选择存储器模块或I/O模块，而低位地址信号用来选择模块内部的各个存储单元。 数据总线：双向的，数据总线的宽度决定了数据传送的位数。 系统总线概述 控制总线：双向的，在总线主控设备（CPU或者DMA控制器）和各个模块之间传递控制信息。 经常使用的控制信号有： 写命令：使得数据总线上的数据能够传送到存储单元或I/O端口 读命令：使得数据总线上的数据传送到CPU和其它主控设备。 地址空间选择信号：用来区分本次读/写操作是对存储器模块还是对I/O模块进行。 中断请求：I/O模块请求CPU为其中断服务 中断响应：CPU告知I/O模块，其中断请求以被认可。 总线请求：DMA控制器向CPU请求获得总线控制权。 总线允许：表示CPU让出了总线控制权，DMA获得了总线控制权。 时钟：由CPU时钟转换而来，用于同步操作 复位：初始化I/O模块中的有关寄存器到已知状态，这是硬件复位信号，由自动上电电路和面板上的复位开关产生 总线互联 功能模块和总线之间的连接时，必须在模块和总线之间使用一些连接功能模块。比如： 在数据总线的端点要使用负载匹配和双向切换电路。 在地址总线的主控设备一端要有发送驱动电路，在存储模块一端要有接收译码电路。 在控制总线的端要有负载匹配和信号变换电路。 随着IA-32计算机系统结构复杂度的提高，使用专用的芯片组来完成互联任务。 现代的芯片组还包含了许多I/O控制器（即I/O接口）的功能 多级总线与芯片组 由于计算机的各个功能模块全部连接在一组总线上，各个功能模块在速度上的差异很大，因此使得高速功能模块的性能得不到发挥。从而降低了全系统的工作速度。因此在现代计算机中（包括IA-32）广泛使用多级总线。 IA-32计算机的总体结构 IA-32计算机的总体结构中芯片简介 芯片组指的是MCH/GMCH（主桥）、ICHx和FWH三者组成的一组超大规模集成电路。较早的芯片组称为8xx系列，较新的芯片组称为9xx系列。 在上图中，按照层次由高到低：后端总线BSB、前端总线FSB、存储总线、显示总线、I/O总线、ATA总线（IDE）、SATA总线、PCI总线（插槽）、USB总线、音频总线（音频编解码器，在此基础上通过软件实现声卡、MODEM卡） 每个不同型号的芯片组都有关于各种总线性能指标。 INC BX ；下一字符 DEC DL ；字符数减1 JNZ PNAME ；不够8个转PNAME,够顺序执行 MOV AL,’.’ CALL DISPCHAR ；显示主名与扩展名之间的分隔符’.’ MOV DL,3 ；扩展名长度 ENAME： MOV AL,[BX] ；取扩展名字符 CALL DISPCHAR ；显示 INC BX DEC DL JNZ ENAME POP BX ；恢复BX MOV DL,8 ；空格数 BLANK： MOV AL,’ ’ CALL DISPCHAR ；显示文件名