第7章 IIR数字滤波器设计课件.pptVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第7章 IIR数字滤波器设计 7.1 IIR滤波器原理 7.2 使用DSP Builder设计IIR滤波器 7.3 在Quartus II中使用IIR滤波器IP核 7.1 IIR滤波器原理 IIR滤波器一般采用递归方式来实现。也就是说,滤波器当前输出是输入序列和以前各输出值、、…的函数,这可以用下列差分方程来表示: 其中M≤N,N是IIR滤波器的阶数。 相应地,IIR滤波器的系统函数可以表示为 在上一章已经提及到,FIR滤波器的系统函数只有零点。而IIR滤波器除了具有极点以外,一般还存在零点。由于极点的存在,IIR滤波器用递归结构来实现较为简单。实现IIR滤波器的基本结构共有三中:直接型、级联型和并联型。下面简单介绍前两种IIR滤波器的结构。 1. 直接型 利用公式(7-2),可以直接导出直接I型的IIR滤波器结构,可用下式来表示: 可以看出, 和反馈环节 中的延时单元不能共用,需要个延 时单元。为了减少延时单元,对于线性系统,公式(7-3)也可以写成: 由此可以导出直接Ⅱ型的滤波器结构。图7-1表示了一个直接Ⅱ型IIR滤波器的结构,该滤波器的阶数是2阶,共存在两个反馈环节。 2. 级联型 对式(7-2)的分子、分母进行因式分解,由于中的系数都为实数,的极、零点只可能是实数或者复共轭对,对于复共轭对因子,可以复合成二阶因子: 式中系数都为实数。如果把实数因子(一阶因子)看成是二次项系数为0的二阶因子,则上式可以写成: 由此可见,是一个2阶的IIR滤波器,N阶IIR滤波器可以看成是由多个2阶IIR滤波器级联而成的,即IIR滤波器可以采用下列结构来表示,也就是级联型结构(见图7-2): ? 7.2 使用DSP Builder设计IIR滤波器 7.2.1 4阶直接Ⅱ型IIR滤波器设计 在此需要设计一个4阶IIR滤波器。给定滤波器的系统函数如下: 即滤波器系数为 a0=1 b0=0.05 a1=?-1.95 b1=0.20 a2=1.74 b2=0.31 a3=?-0.72 b3=0.20 a4=0.12 b4=0.05 可以看出,这是一个4阶IIR滤波器,我们采用直接Ⅱ型结构来实现该滤波器,其具体结构可由信号流图(见图7-3)来表示。 在DSP Builder中,建立一个新模型,按照图7-3调用DSP Builder模块进行设计。设计完的4阶IIR滤波器模型如图7-4所示。 该模型中各个模块的参数设置如下: X模块:(Altbus) 库:Altera DSP Builder中Bus Manipulation库 参数“Bus Type”设为“signed Fractional”(有符号小数) 参数“Node Type”设为“Input port” 参数“[number of bits].[]”设为“2” 参数“[].[number of bits]”设为“8” Y模块:(Altbus) 库:Altera DSP Builder中Bus Manipulation库 参数“Bus Type”设为“signed Fractional” 参数“Node Type”设为“Output port” 参数“[number of bits].[]”设为“4” 参数“[].[number of bits]”设为“23” ? BusConversion模块:(BusConversion) 库:Altera DSP Builder中Bus Manipulation库 参数“Input Bus Type”设为“signed Fractional” 参数“Input [number of bits].[]”设为“4” 参数“Input [].[number of bits]”设为“23” 参数“Output Bus Type”设为“signed Fractional” 参数“Output [number of bits].[]”设为“2” 参数“Output [].[number of bits]”设为“8” ? FeedBack Adder模块:(Parallel

文档评论(0)

phljianjian + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档