CH5_结构模式描述法.pptVIP

結構模式描述法是VHDL程式三種架構描述法之最後一個，而前兩種方式我們已分別在第三章及第四章中討論之。結構模式描述法將整體數位電路視為一些相互連接的元件之集合，因此若要使用此方法描述一個數位電路，我們必須要清楚的宣告每一個元件，以及說明元件間如何連接。使用結構模式描述法之最大優點是可以使用階層式設計來簡化龐大電路的設計流程。該模式可將一個複雜的電路分解成若干個較為簡單之電路，在實現完成這些簡單之電路後，透過結構模式描述程式的整合，複雜電路也就設計完成。 本章討論之重點為元件之宣告以及元件連接之敘述，以及使用結構模式描述法來完成階層式設計。在5.1節中我們說明了在架構描述中如何進行元件之宣告，在5.2節則詳細陳述元件連接之語法。最後，在5.3節裏我們討論階層式設計。 元件之宣告 使用結構模式描述法首先需要元件宣告，元件宣告可在架構或套件內進 行，其宣告之方式為： component 元件名稱 port ( 埠信號名稱1 ： 模式1 資料型態1 ; 埠信號名稱2 ： 模式2 資料型態2 ; …… 埠信號名稱n ： 模式n 資料型態n ) ; end component ; 在上述宣告中定義了一個元件，其擁有n個輸出入埠(Port)，而每一 個埠有一個信號名稱，同時並給予該名稱其資料型態及模式。與單體宣 告類似的是：假如有兩個或兩個以上的輸出入埠其物件擁有相同之模式 及型態，則我們可在宣告時予以合併之。 在架構中元件宣告的位置為 architecture 架構名稱 of 單體名稱 is 元件宣告 信號物件宣告 begin 架構描述程式 end架構名稱; 因此元件宣告的位置應位於架構中第一個begin的上面。至於在套件 中執行元件宣告之程序我們將在第七章中討論之。 元件宣告的主要目的之一是：將另外一個已經設計完成的VHDL程 式之單體，當作一個元件，並將它宣告且使用在本程式中。因此，若我 們擬使用某單體來作為我們的元件，則在執行元件宣告時之元件名稱必 需要與該單體名稱相同。由於單體名稱與儲存有該單體之檔案名稱也一 致，所以元件名稱也必需要與該檔案名稱相同。 在執行元件宣告時，除了注意元件名稱與單體名稱需要相同外，元 件與單體之輸出入埠之數目，以及每一個埠的信號之資料型態以及模式 也需相同。雖然元件與單體每一個埠的信號名稱可以不同，但我們建議 讓這些名稱也相同以增進程式之可讀性。 以下為一些元件宣告的實例，若我們擬在程式中使用一D型正反器及一多工器，其各自之單體宣告如下： -- -- 此單體應儲存於 D_FF.vhd 檔案中 -- entity D_FF is port (Qin, clk : in bit ; Qout : out bit ); end D_FF ; -- -- 此單體應儲存於 mux4.vhd 檔案中 -- entity mux4 is port ( X : in bit_vector(3 downto 0) ; S : in bit_vector(1 downto 0) ; Y : out bit ); end mux4; 則我們在程式中應有兩個元件宣告，其分別為 component D_FF port (Qin, clk : in bit ; Qout : out bit ); end component ; component mux4 port ( X : in bit_vector(3 downto 0) ; S : in bit_vector(1 downto 0) ; Y : out bit ); end component; 這兩個宣告之元件名稱分別為D_FF 及 mux4，因此在執行電路模擬 或合成時編輯器會自動尋找檔案D_FF.vhd及mux4.vhd，並將其單體以及 相關之架構描述載入執行。 元件之連接 元件在經過宣告後，若我們要使用此元件，則需