第2章IO端口地址译码技术祥解.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * 【例2-8】下图为用两级译码器组成的端口地址译码电路。 问题：(1) 开关K上合时，寻址范围是_______。 (2) 开关K下合时，寻址范围是_______。 (3) 开关K下合，A3改接B，A4改接A，则寻址范围是______。 * * 地址线 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 地址范围 开关上合 1 0 0 0 1 1 0 x x x 230 ~ 237H 开关下合 1 1 1 1 1 1 0 x x x 3F0 ~ 3F7H 开关下合 A3 A4对调 1 1 1 1 1 0 1 x x x 3E8 ~ 3EFH I/O端口地址译码 3 I/O端口地址分配 2 * 内容概要 I/O端口编址 1 I/O端口地址译码基本概念和原理 固定式译码：门电路，译码器 可选式译码：比较器，开关，跳线 I/O端口地址的共用 * 作业：4，7*，8*，9*。 其它题目：将答案标在书上。 * * * * * * * * * * * * * * * * * * * * * * * * * * * I/O端口地址译码 3 I/O端口地址分配 2 * 内容概要 I/O端口编址 1 I/O端口地址线 系统板上的I/O接口芯片端口地址分配 扩展槽上的I/O接口控制卡端口地址分配 I/O端口地址选用原则 (1) 基本概念与原理 基本概念 执行I/O指令时，CPU首先在总线上发出目标端口地址和相应的控制信号，然后经转换电路将这些信号转换为对应的端口选通信号 。 该转换过程即为I/O端口地址译码，完整此过程的转换电路即为I/O端口地址译码电路。 译码的实质：地址线和控制线进行逻辑组合，产生 。 参与译码的主要信号：地址线 A9~A0，控制信号 ， — ，— （有效表示非DMA传送）。 2.3 I/O端口地址译码 * 原理 地址线分为高低两部分，分别用于片间和片内寻址。 片间寻址：高位地址线与控制信号结合，产生I/O接口芯片的片选信号 ，实现片间寻址。 通常都由接口芯片外部的译码电路来完成。 片内寻址：低位地址线连到I/O接口芯片，实现片内端口寻址。 通常由接口芯片内部的译码电路来完成。 用于片内寻址的低位地址线条数取决于接口内的端口数目。一般地，低位地址线数 = 。 * * 译码方式 按照地址译码电路采用的元器件，分为： 门电路译码 专用译码器译码 开关式译码 可编程逻辑器件译码 按照译码电路的形式，分为： 固定式译码 可选式译码 * 特点：接口中的端口地址固定，不能修改。一般接口卡中大多采用该形式。 单端口地址译码 只译出一个端口地址。 多采用与、或、非门等基本门电路来实现。 多端口地址译码 需要译出多个地址：多芯片；多端口。 多采用集成译码器，如74LS138，74LS154等。 * (2) I/O端口地址的固定式译码 门电路译码 常用的逻辑门符号 与门 或门 非门 常用的门电路集成芯片 74LS04：反相器（6门集成） 74LS08：与门（4门集成） 74LS20：4输入与非门（2门集成） 74LS30：8输入与非门（1门集成） 74LS32：2输入或门（4门集成） * 【例2-1】单端口地址为2F8H的只读端口译码电路。 * 采用标准集成电路的电路形式。 * 【例2-2】分析该译码电路的功能。 * 可进行读/写操作、端口地址为2F8H的译码电路 IOR有效时从端口读数据；IOW有效时向端口写数据 【例2-3】某接口芯片内有4个端口，地址范围为2F0H~ 2F3H。请用门电路为其设计一个端口地址译码电路。 分析： 地址范围为2F0H ~ 2F3H，故CPU访问该接口芯片时，地址线上的信号为： A1A0作为端口选择；A9 ~ A2 和AEN信号组合起来，用门电路产生片选信号CS。 * 地址线 0 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 值 0 0 1 0 1 1 1 1 0 0 x x xx = 00, 01, 10, 11, 对应4个端口 * 译码器译码 多端口时（有多个接口芯片，或接口芯片有多个端口）常采用专用译码器译码。 常用的译码器 74LS138：3-8译码器 74LS139：双2-4译码器 74LS154：4-16译码器 * 74LS138译码器工作原理 * Y0 Y7 A B C G2B G2A G1 15 14 13 12 11 10 9 7 1 2 3 4 5 6 74LS138 74LS139译码器工作原理 * 74L