简易脉冲信号发生器要点.docVIP

学 号 EDA技术及应用 设计说明书 起止日期： 年 月 日 至 年 月 日 学生姓名 班级 成绩 指导教师(签字) 2013年 月 日 天津 课程设计任务书 20—2014学年第学期 专业 班级 课程设计名称： 设计题目： 完成期限：自 2013 年 12月 16 日至 2013 年 12 月 20 日共 1 周 一．设计….0.9,档位调节。要求频率可在数码管显示100Hz的输出至LED灯上显示结果，1K信号输出后经滤波器驱动蜂鸣器测试。 三、课程设计要求 要求独立完成设计任务。 课程设计说明书封面格式要求见《天津城市建设学院课程设计教学规范》附表1。 课程设计的说明书要求简洁、通顺，计算正确，图纸表达内容完整、清楚、规范。 测试要求：根据题目的特点，采用相应的时序仿真或者在实验系统上观察结果。 课程设计说明书要求： 说明题目的设计原理和思路、采用方法及设计流程。 系统框图、Verilog HDL语言设计程序或原理图。 对各子模块的功能以及各子模块之间的关系做较详细的描述。 详细说明调试方法和调试过程。 说明测试结果：仿真时序图和结果显示图，并对其进行说明和分析。 指导教师（签字）： 教研室主任（签字）： 2013 年 12月 12日 目　录 第一章　系统设计与分析 1 1.1 系统分析 1 1.2系统设计方案 1 第二章　设计原理 2 2.1 总体电路设计 2 2.2 控制器模块设计 2 2.2.1 方波的产生 2 2.2.2　占空比调节器的设计 2 2.2.3　显示模块 3 第三章　程序仿真 4 3.1 软件调试 4 3.2 程序和仿真波形 4 3.2.1 波形仿真和程序 4 3.2.2 占空比程序及仿真 6 总　结 11 参考文献 12 第一章　系统设计与分析 1.1 系统分析 利用verilog HDL语言编程，输入一个最小单位脉冲，通过计数器的组合将其改变为所需频率的1/10的脉冲信号，再将得到的脉冲信号输送入下一个计数器，根据输入的占空比的需要，将脉冲信号。组合波形信号经显示模块输出。 1.2系统设计方案 系统设计流程图： 图1 设计流程图 第二章　设计原理 2.1 总体电路设计 原理图： 图2 原理图 2.2 控制器模块设计 2.2.1 方波的产生 计数器模块如图3所示 图3 波形发生器计数器模块图 2.2.2　占空比调节器的设计 占空比调节器模块如图4所示 图4 占空比调节器器模块图 2.2.3　显示模块 7段数码显示译码器原理 通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示（数码管可以显示0~F），最方便的方法就是利用译码程序在FPGA/CPLD中来实现。 EL-EDA-Ⅲ实验系统的显示采用8位八段共阴极数码管（高电平有效），所对应的接口序号为：8段驱动接口：a、b、c、d、e、f、g、Dp； 图5 共阴数码管及其电路 第三章　程序仿真 3.1 软件调试 在本次课设中，所使用的软件即为前面重点介绍过的QuartusII软件。本系统的软件功能强大，运用VHDL语言来编写，先在II对所编的模块一一进行仿真,排除了语法的错误编写和设计逻辑思维的错误，当仿真完确认程序没问题时，再直接下载到FPGA芯片，用FPGA实验箱进行调试。采取的就是自的调试方法，即先单独调试好每一个模块，然后再连接成一个完整的系统再调试 图6 标准频率信号发生器 3.2.2 占空比程序及仿真 程序：参考程序compare .v ： module zkb (clk,out,n,count); input clk; input [3:0]n; output out; reg out; output [3:0] count; reg[3:0] count; always @(posedge clk) begin out=1; count=count+1; case(n) 1 : begin if (count==10) begin out=1; count=1; end else if (count1) begin out=1; count=count+1; end else begin count=count+1; out=0; end end