微型计算机原理3__王忠民著.pptVIP

3.2.1 8088/8086微处理器内部结构 8086 CPU由指令执行部件EU 总线接口部件BIU两个部分组成。 指令执行部件EU主要功能是执行指令。 总线接口部件BIU主要功能是负责CPU与存储器和I/O接口之间的数据传送。 1、指令执行部件EU 2、总线接口部件BIU 2、总线接口部件BIU 8088 CPU与8086 CPU的区别： （1）8088与外部交换数据的数据总线宽度是8位，而EU内部总线和寄存器仍是16位，所以把8088称为准16位微处理器。 （2）8088 BIU中指令队列长度只有4字节，只要队列中出现一个空闲字节，BIU就会自动地访问存储器，取指令来填满指令队列。 通用数据寄存器： 存放运算原始/中间结果 指针和变址寄存器： 存放存储器地址 控制寄存器： 存放程序地址和 其他控制信息 段寄存器： 存放各段的信息 1. 通用寄存器组（在EU中） 8个16位通用寄存器可分成两组： 主要用来存放数据的偏移地址。除SP外，也可 像数据寄存器一样用来存放16位的数据。 2．段寄存器（在BIU中） 3．标志寄存器FLAGS 3．标志寄存器FLAGS 上述运算后： CF = 0 （无进位）； AF = 1（有辅助进位）； PF = 1（运算结果有4个1）； SF = 1（运算结果符号位为1）； OF =1 （有溢出）； ZF = 0 （运算结果不为0）。 上述运算后： CF = 1 （有借位）； AF = 1 （有辅助借位）； PF = 1 （运算结果中有6个1）； SF = 1 （符号位为1）； OF = 0 （无溢出）； ZF = 0 （运算结果不为0）。 4．指令指针寄存器IP 存放即将执行的指令的偏移地址，与CS共同确定即将执行的指令的物理地址。 程序运行过程中，BIU自动修改IP中的内容，使它始终指向将要执行的下一条指令。 程序不能直接访问IP。 8086引脚图 最小模式下引脚信号和功能 当8086的引脚MN/MX接成高电平时CPU处于最小模式工作方式，此时系统中仅有一个处理器。在此模式下CPU各引脚定义如下： 16、TEST:测试信号 输入，低电平有效。有效时CPU退出WAIT指令。 17、RESET:复位信号 输入，高电平有效。使CPU停止现行操作，并进行初始化： 标志寄存器，IP,DS,SS,ES及指令队列清零； CS设置为FFFFH。复位结束时CPU从FFFF0H开始执行程序，一般在此放置跳转语句，CPU对系统初始化装入操作系统等； 18、CLK:时钟信号(单相，占空比为1/3) 8086 5MHZ 8086-1 10MHZ 8086-2 8MHZ 19、VCC,GND:电源及地 单一+5V±10%。 MN/MX引脚接地，8086CPU工作在最大模式下，系统中可以接入协处理器8087或8089。在最大模式下8086有8个控制信号被重新定义。 1、S2,S1,S0总线周期状态信号 输出，三个信号组合产生系统控制信号，这些信号由总线控制器8288译码产生响应的控制信号。 2、LOCK：总线封锁信号 三态，输出，低电平有效。有效时禁止其他部件占用总线。 3、RQ/GT0,RQ/GT1:总线请求/总线允许信号 双向，低电平有效。有两个总线请求与总线响应信号，支持多处理器工作。 4、QS1,QS0:指令队列状态信号 输出，两个信号组合指示指令队列状态。 A段 C段 B段 D段 E段 00000H 10000H 20000H 30000H 40000H 64KB 64KB 64KB 64KB 紧密相连 部分重叠 完全重叠 断开排列 1FF00H 2FEFFH M 64KB 3. 逻辑地址和物理地址 ⑴ 逻辑地址：由段地址（逻辑段起始地址的高16位）和偏移地址（16位）表示的存储单元的地址称为逻辑地址，记为： 段地址∶偏移地址 ⑵ 物理地址：由CPU内部总线接口单元BIU中的地址加法器根据逻辑地址产生的20位存储单元地址称为物理地址。如图3.7所示。 ∑ 0 15 段内偏移地址 段寄存器 19 0 3 4 0000 段地址左移4位 20位物理地址 19 0 图3.7 物理地址的形成 物理地址和逻辑地址的关系为： 物理地址＝段地址×10H＋偏移地址 在程序设计中，段地址是由段寄存器（如CS、DS、SS或ES）提供,偏移地址通常是由地址寄存器（如IP、BX、BP、SP、SI或DI等）及立即数等提供。 对于任何一个物理地址来说，可以唯一被包含在一个逻辑段中，也可以包含在多个重叠的逻辑段中，只要能得到它所在段的首地址和