Zynq可编程逻辑资源.pptVIP

* 如果在设计中，没有例化XADC，XADC默认将所有片上传感器的输出数字化。 最近的测量结果保存在专用的寄存器中，用于JTAG接口的访问。用户定义的报警门限能自动指示超过温度的时间和不可接受的供电变化。用户指定的限制（比如100℃）能用于产生一个断点。 可编程逻辑资源--XADC(模拟-数字转换器） * Xilinx 7系列的FPGA在SRAM类型的内部锁存器内保存它们定制的配置。 如表所示，配置比特的数量在17Mb和102Mb之间（取决于器件的大小和用户设计实现选项）。配置保存是易失性的，在FPGA上电的时候必须重新加载。处理器系统能在任何时候重新加载配置。 可编程逻辑资源--配置 * Zynq 内部SRAM锁存器配置 Zynq7000 EPP器件 长度（Mb） 长度（MB） Z-7010 17 2.125 Z-7020 32.5 4.2 Z-7030 48 6 Z-7045 101.6 12.7 可编程逻辑资源--配置 * 所有的Zynq-7000 EPP器件，包含定制IP的PL比特流，能通过256比特AES加密和HMAC/SHA-256认证，防止对设计进行未授权的复制。 使用内部保存的256比特密钥，在配置时，PL运行执行解密。这个密钥能驻留在电池供电的RAM或者非易失性Efuse比特中。 可以回读大部分配置数据，而不影响系统的操作。典型地，配置是全有或者全无的操作。 Zynq-7000器件也支持部分重配置。这是一个非常强大和灵活的特性，允许用户改变PL内的一部分逻辑，而其它逻辑保持静态。 可编程逻辑资源--配置 * 用户能将这些逻辑分时间片，以将更多的逻辑适配到小 的器件中，节省了成本和功耗。 当在某些设计中可以使用时，部分可重配置大大改善了Zynq- 7000 EPP器件的多功能性。 可编程逻辑资源--配置 * 可编程数据宽度 每个端口可以配置为32K×1、16K×2、8K×4、4K×9（或者8）、2K×18（或者16）、1K×36（或者32）、或者512×72（或者64）。两个端口可以有不同的宽度，并且没有任何限制。 　 每个BRAM能分割为两个完全独立的18Kb BRAM。每个BRAM能配置成任何长宽比，范围从16K×1到512×36。前面描述的用于36Kb的BRAM的所有内容也可以应用到每个较小的18Kb BRAM。 可编程逻辑资源功能 --块存储器 * 只有在简单双端口（Simple Dual-Port，SDP）模式下， 数据宽度大于18比特（18Kb RAM）或者36比特（36Kb RAM）才能访问。 在这种模式下，一个端口专门用于读操作，另一个端口用于 写操作。在SDP模式下，一侧（读或者写）是可以变化的，而另 一侧被固定为32/36位或者64/72位。 　　 可编程逻辑资源功能 --块存储器 * 双端口36Kb RAM的所有两侧，其宽度都是可变的。 　可以将两个相邻的36Kb BRAM配置为一个64Kx1双端口RAM。 并且，不需要任何额外的逻辑。 可编程逻辑资源功能 --块存储器 * 错误检测和纠错 每个64位宽度的BRAM都能产生、保存和利用8个额外的海明码比特。并且，在读操作过程中执行单个比特为错误的纠错和两个比特位的检错（ECC）。当写到外部64-72位宽度的存储器或者从64-72位外部存储器读时，也能使用ECC逻辑。 可编程逻辑资源功能 --块存储器 * FIFO控制器 内建的FIFO控制器用于单时钟（同步）或者双时钟（异步或者多率）操作，递增内部的地址和提供4个握手信号。这些握手信号线包括： 满标志、空标志、几乎满标志和几乎空标志。可以自由地编程几乎满和几乎空标志。 类似于BRAM，也可以对FIFO宽度和深度编程。但是，写端口和读端口的宽度总是相同。 可编程逻辑资源功能 --块存储器 * 首字跌落（First Word Fall-Through，FWFT）模式 即第一个写入的数据出现在数据输出端（甚至在读操作前）。 当读取第一个字后，这个模式和标准的模式就没有差别了。 可编程逻辑资源功能 --块存储器 * DSP应用使用大量的二进制乘法器和累加器，可以在专 用的DSP切片内最好地实现。 所有Zynq-7000器件都有很多专用的、全定制的、低功耗的DSP切片，将小尺寸和高速结合在一起，同时保持了系统设计的灵活性。 每个DSP切片由一个专用的25×16比特的二进制补码乘法器和一个48比特的累加器组成。它们的最高工作频率为741MHz。可以动态地旁路掉乘法器。 可编程逻辑资源功能 --