《半导体集成电路原理与设计—第十章》.pptVIP

* * 第十章 存 储 器 EPROM（浮栅结构）紫外或X射线可擦除 1、只读存储器 掩膜编程ROM（一般用结固定模式程序，如字符发生器） 现场可编程 PROM（如熔丝结构）只可编程一次 EEPROM（电可擦除） 2、随机存储器 静态（SRAM）：利用锁存器存储数据 动态（DRAM）：利用很小电容存储电荷来保存信息 存储器结构 N组M位存储器结构 组成： 存储体（单元阵列） 地址译码器 读写电路 时钟控制电路 掩模编程ROM 实现方法： 接触孔掩模编程 有无栅极 永远导通和永远截止（采用离子注入） 96字符发生器 用5×9点阵显示文字 每个字符45个空间，96个字符需要4320个空间 存储矩阵电路图 存1的单元是亮点，是薄栅MOS管，位线加高电平时，输出低电平。 存0的单元是暗点，是厚栅MOS管，位线加高电平时，输出高电平。 可以同时读出45位字型码 ROM矩阵复合版图 字线为铝线，即存储单元的栅 源 漏 如果存储矩阵采用96×45形式，即96根字线，45根位线的形式，则存储矩阵就成为狭长形式，这样位线长度就要增加，而使输出的高电平变低。为了解决这个问题，电路采用48×90形式，即每根字线上存储2个字符信息，90位输出代表了两个字符信号，这两个字符的分选通过列译码、列分离达到。 字地址译码器 实际电路 等效电路 采用的MOS管不同，使输出为高电平或低电平 不同的连接实现字选择 负载管 每次输出1列（共9列）的列选择电路，共需10条列选择线 现场可编程ROM 只允许一次编程 熔丝型32×8位PROM结构示意图 结破坏型PROM存储单元 可擦除可编程ROM（EPROM） 采用MOS电路，分浮栅型（FAMOS）和叠栅型（SIMOS） P沟道FAMOS 浮栅下是800～1000?的热生长氧化层，浮栅上没有负电荷时，MOS管截止，表示存储信息0 编程时，在漏端加足够高的负电位，在漏区PN结沟道一侧表面的耗尽层中发生雪崩位增，由此产生的高能电子越过硅一二氧化硅界面势垒，并在二氧化硅中电场作用下进入到多晶硅中，存储在浮栅上，电荷足够多时此MOS管导通，写入信息1。 N沟道SIMOS 选择栅 浮栅 NMOS结构：浮栅没有注入电子时，开启电压较低，称为1状态，浮栅注入电子后，开启电压变高，称0态。 浮栅注入电子靠“热电子”沟道注入完成。当源漏间加足够高的电压时，只要沟道长度足够短，可以使“热电子”能量超过SiO2-Si界面势垒，借助于控制栅上的附加正电压，可以把电子拉到浮栅上去。 SIMOS矩阵 电可擦除可编程ROM（EEPROM） 它的出现是依赖于工艺水平的提高，能够制作出高质量的氧化层（10-20nm） 随机动态存储器RAM 静态RAM核心部分是一个双稳态触发器（前面已经讲过） SRAM单元有多种形式：六管、五管、四管单元。 静态RAM单元器件多，占用面积大，但外围电路简单，工作速度快 高阻多晶硅负载单元 用高电阻率的多晶硅电阻作为负载单元，代替原来的耗尽型NMOS管，可以用很小的面积得到很大的电阻值。一般用几百MΩ以上电阻，但R不能太大，否则电路不稳定。 动态存储单元 电容用来存储信息 *