电工电子技术 作者 王国伟 第12章.pptVIP

学 习 要 求 1．掌握组合逻辑电路的分析和设计方法。 2．掌握编码器、译码器、加法器和数据选择器的原理及使用方法。 3．了解常用中规模集成电路的内部组成及使用方法。 图12-2 例12-2电路图 （2） 化简与变换。一般应变换成与—或式或最小项表达式。 （3） 由表达式列出真值表，见表12-1。 （4） 分析逻辑功能 由真值表可知，当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。 上例中输出变量只有一个，对于多输出变量的组合逻辑电路，分析方法完全相同。 12.2 组合逻辑电路的设计方法 1．组合逻辑电路的设计步骤 组合逻辑电路的设计过程正好与分析过程相反，它是 根据给定的逻辑功能要求，找出用最少逻辑门来实现该 逻辑功能的电路。组合逻辑电路的设计可按以下步骤进 行： （1）分析给定的实际逻辑问题，根据设计的逻辑要求 列出真值表。 （2）根据真值表写出组合逻辑电路的逻辑函数表达式并化简。 （3）根据需要变换逻辑表达式并画出逻辑电路图。 2．组合逻辑电路的设计举例 例12-2 设计一个三人表决电路，结果按“少数服从多 数”的原则决定。 解：（1） 根据设计要求建立该逻辑函数的真值表。 设三人的意见为变量A、B、C，表决结果为函数L。 对变量及函数进行如下状态赋值：对于变量A、B、C，设 同意为逻辑“1”；不同意为逻辑“0”。对于函数L，设表决 通过为逻辑“1”；没通过为逻辑“0”。列出真值表如表12-2 所示。 （2） 由真值表写出逻辑表达式并化简。 该逻辑式不是最简，将其化为最简与或表达式 （3） 画出逻辑图如图12-3所示。 如果要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式：画出逻辑图如图12-4所示。 12.3 常用组合逻辑功能器件 12.3.1 编码器 1． 二进制编码器 用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。 3位二进制编码器有8个输入端3个输出端，所以常称为8线-3线编码器，其功能真值表见表12-3，输入为高电平有效。 由真值表写出各输出的逻辑表达式为： 2．优先编码器 优先编码器是指允许同时输入两个以上的编码信号， 编码器给所有的输入信号规定了优先顺序，当多个输入 信号同时出现时，只对其中优先级最高的一个进行编 码。 74LS148是一种常用的8线-3线优先编码器。其真值表 如表12-4所示，其中为编码输入端，低电平有效。为编码 输出端，也为低电平有效，即反码输出。表中“×”表示为 任意电平。其他功能： 表12-4 74LS148优先编码器真值表 图12-6是74LS148的引脚排列图和逻辑功能示意图。 12.3.2 译码器 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 二进制译码器是把二进制的各种状态，按照其愿意译成对应输出信号的电路。 2线-4线译码器的真值表如表12-5 所示。EI为使能端，低电平有效。输出也为低电平有效。 表12-5 2线-4线译码器功能表 用门电路实现2线-4线译码器的逻辑电路如图12-7所示。 2．集成3线-8线译码器74138 74138是一种典型的二进制译码器，其逻辑图如图12-8所示。它有3个输入端A2、A1、A0，8个输出端Y0~Y7，所以常称为3线-8线译码器，属于全译码器。输出为低电平有效，G1、G2A和G2B为使能输入端。其功能表如表12-6所示。 表12-6 3线-8线译码器74138功能表 图12-9是74LS138的引脚排列图和逻辑功能示意 。 3． 译码器的应用 （1） 译码器的扩展 （2） 实现组合逻辑电路 例12-3 试用译码器和门电路实现逻辑函数 图12-11 例12-3逻辑电路图 （3）构成数据分配器 数据分配器：将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。它的作用与图12-12所示的单刀多掷开关相似。 例12-4 用译码器设计一个“1线-8线”数据分配器。 解：用译码器74138实现数据分配器的电路如图12-13 所示。图中，将数据从G2A输入，G1接1，G2B接0。根据 地质选择信号的不同，可将数据D分别从Y0…Y7输出。 4．数字显示译码器 在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人