数字电子 教学课件 王建 邵小英第二章 数字电子3、4.pdfVIP

数字电子 第二章 触发器 3、4课时 数字电子 JK触发器的结构有多种，国内生产的 主要是主从型JK触发器和边沿JK触发器。 一、主从JK触发器 1 ．逻辑电路 主从JK触发器的逻辑电路如图2-7a所 R D 电路中 示，逻辑符号如图2-8b所示， RD、 SD为触发器的直接复位端和直接置位端。 Q 数字电子 图2—1 基本RS触发器 图2-8 主从JK触发器 数字电子 2 ．工作原理 （1）J=K=0时，触发器的J端和K端的输入 低电平分别把门D7和D8关闭，输入时的时钟脉 冲CP对这两个门不起作用，触发器保持原来的 ，即 n+1 n Q 状态 Q =Q 。 门 （2 ）J=0，K=1时， D8被J输入端的输入 低电平关闭，门D7的状态如何取决于除K端之 外其他输入端的情况。 J=0 ，K=1条件下，无论触发器原来是0态 Q 还是1态，在时钟脉冲下降沿到来时，触发器都 置0，实现了置0功能。 数字电子 （3 ）J=1，K=0时，如果触发器处于0态， 即Q Q 门 ，门 ， =0， =1 ， D7被关闭 D8被开启 n n CP脉冲下降沿到来时，触发器被置1态。 如果Q Qn n=1， =0 ，门D7、D8都被关闭， 触发器状态保持不变，仍为1。 ， 总之 J=1，K=0条件下，无论触发器原来 是0态还是1态，在时钟脉冲下降沿到来时，触 发器都置1，实现了置1功能。 ， ，门 （4 ）J=K=1时 CP=1期间 D7或D8被 Q 开启，主触发器状态将取决于反馈输入的Qn、。 n 数字电子 ， ，门 （4 ）J=K=1时 CP=1期间 D7或D8被开 启，主触发器状态将取决于反馈输入的Qn。 Q 即 如果触发器原来处于0态， Qn=0， n=1 ，