微处理器系统原理与嵌入式系统设计期中考试题选.docVIP

1 无符号二进制数左移一位，则数值（????）。 A、增大一倍B、减小一倍C、增大10倍D不变 A、B、C、 D、 3 遵循“程序存储与控制原理”的计算机属于（ ①A ）机。按其思想，计算机将要执行的程序（包括代码和数据）应安排在计算机的（ ②B ）部件中。 ①A冯.诺依曼 B图灵 C规约 D数据流 ②A 硬盘 B内存 C 寄存器D 端口 微处理器的结构之所以称为超标量结构,是因为微处理器不仅能进行32位运算也能进行64位运算 内部含有多条指令流水线和多个执行部件 数据传输速度很快每个总线周期最高能传送4个64位数据 芯片内部集成的晶体管数超过100万个功耗很大 地址总线32位，内部数据总线的宽度16位32位64位 7下面关于Cache的描述中正确的是Cache中存放的是主存储器中一部分信息的映像 用户可以直接访问Cache 片内Cache要比二级Cache的容量大得多 二级Cache要比片内Cache的速度快得多 通常把用符号表示计算机指令的语言称为。 机器语言汇编语言语言 仿真语言 中的，其存取速度从高到低的顺序是 A、主存储器，Cache，寄存器，辅存 快存，主存储器，寄存器，辅存 寄存器，Cache，主存储器，辅存 寄存器，主存储器，Cache，辅存 用MB（兆字节）作为主存容量的计量单位，这里1MB等于字节 A、210 B、220 C、230 D、106 11 程序计数器存放（????）。A、数据B、指令 C、正在执行的指令地址 D指令 A、操作码 B、操作数 C、I/O端口 D、内存单元 14以下主存设计中属于计算机系统结构考虑的是（ C ）。 A、采用MOS还是TTL B、采用单体还是多体交叉 C、容量和编址方式 D、频宽 15总线是一种，由系统中各部件所共享，在的控制之下将信息准确地传送给。 公共信号通道专用地信号连线主设备中断源从设备信号源在外设接口中，状态寄存器的作用是存放（）。 CPU给外设的命令B、外设给CPU的C、外设工作状态 DCPU的工作状态cache存储器B、直接提高主存速度 C、引入虚拟存储器 D、主存采用多体结构 18下面关于总线的叙述中，错误的是 A、总线位宽指的是总线能同时传送的数据位数 总线标准是指总线传送信息时应遵守的一些协议与规范 PCI总线不支持成组传送总线带宽是指总线上可传送的数据量 ①A、数据 B、状态 C、控制 D、其他 ②A、1 B、3 C、6 D、不定 20若8253某通道的输入时钟为1MHz，则该通道在BCD码计数方式下的最大定时时间为（ ）毫秒。 A、1 B、10 C、100 D、1000 下列各种方式数据传输中，无需CPU执行指令的方式是（ ）传输。 A、无条件 B、查询 C、DMA D、中断 74138译码器通常用于产生片选信号，其译码输入端应与系统的（ ）总线相连。 A、地址B、数据C、控制D、串行 按总线共享原则，为避免信号逻辑的混乱和器件的损坏，（）一个以上的输出引脚共享一条信号线。 A、禁止B、允许C、当引脚较少时允许D、当输出引脚有三态功能时允许 构造一个键的矩阵键盘，最少需要（ ）条I/O线。 A、 B、 C、 D、 25通常寄存器寻址方式下的操作数就在中。指定寄存器指 A、在输出时会出现问题 B、在输入时会出现问题 C、不会出现问题D、根本不能用 27下图所示半导体存储芯片的容量为（） 。 A、K×4 B、K×8 C、K×4 D、K×8 28设异步串行接口电路中波特率因子为64，则接收端在确定起始位后应每隔（D）个时钟周期对串行数据接收线采样一次。 A、 B、 C、 D、 29 CPU对存储器或I/O端口完成一次读/写操作所需的时间一个A、指令周期B、总线周期C、时钟周期D、传输周期A、 地址码较长 B 需专用的I/O命令C、 只需存储器存取指令 D 译码电路较简单 中断向量是指。 A中断服务程序入口地址 B中断的优先级C中断发生的先后顺序 D中断的类型编号 RAM描述正确的是（C）。 A、速度高于静态RAM B、不需要刷新电路 C、集成度高于静态RAM D、一般用于存放程序代码 35. 微机系统中，地址锁存器的输出信号的特性是（ B ）。 A：单向双态 B：单向三态 C：双向双态 D：双向三态 36. 若某CPU具有4GB的寻址能力，则该CPU的地址总线宽度为（ C ）。 A：64 B：36 C：32 D：24 37. 微处理器与外设传送数据的过程中，可只由硬件完成而不需要软件支持的传送方式是（ D ）。 A、无条件 B、查询 C、中断 D、DMA 38. 共阴数码显示屏中各L