《CDMA并行匹配滤波器的CPID设计》.pdfVIP

维普资讯 Vo1．41 吉林 大 学学报 (理 学版) NO．2 2002年 4月 joURNALOFJILINUNIVERSITY (SCIENCEEDITION) 201～205 CDMA并行匹配滤波器的CPLD设计 李向东 ，郭树旭 ，赵 蔚 ，贺 蓉 (1．吉林大学电子科学与工程学院．长春 130023；2．东北师范大学广播电视学院，长春 130117) 提要：根据FLEX10K系列CPLD器件中查找表结构的特点和节省器件资源原则，采用折叠 滤波技术和复杂可编程逻辑器件设计了CDMA并行匹配滤波器．输入数据宽度为8位，输出 数据宽度为16位，过采样率为16，通过EDA一Ⅳ型开发系统将设计硬件编程到FLEX10K芯 片中，并在MAX+PlusⅡ开发环境中进行了仿真分析． 关键词：复杂可编程逻辑器件；码分多址；匹配滤波器；折叠滤波 中图分类号：TN914．42 文献标识码：A 文章编号：1671—5489(2003)02—0201—05 CDMA(CodeDivisionMultipleAccess)建立在正交编码和相关接收的理论基础上 ，运用扩频技术 解决无线通信的选址 问题．CDMA是直接序列(DS)扩频技术的一个直接应用．扩频通信的基本原 理Ⅲ如图1所示．在发送端，所要传输的数据经过信道编码后，用伪随机码(PN码)对基带信号做扩频 调制，形成扩频信号在信道 中传输．在接收端，用与扩频信号发送端相同的PN码做扩频解调处理，把 宽带信号恢复成通常的基带信号，经过信道解码即得到原数据． Fig·1 Basicprincipleofextended frequency 通常，通过捕获(初始同步)和跟踪两个阶段获取同步的PN序列．在捕获阶段获取PN序列的粗 略同步，使收发信之间PN序列的相位差小于某一门限，捕获过程完成后，跟踪环路进一步精确地调 整本地PN序列的相位，使之与接收信号中的PN序列完全对准．具体的同步过程分为时隙同步、帧同 步及基站扰码组识别码的获取、基站扰码确认三步． 匹配滤波器是实现时隙同步的关键器件．在这一步，移动台接收各个基站传来的信号，利用基本 同步信道获得与损耗最小的基站时隙同步．由于各个基站的基本 同步码相 同，移动台只需一个与此基 本同步码相匹配的匹配滤波器来接收它．各个基站发出的信号经过不同的路径到达移动台，移动台匹 配滤波器将输出多个峰值，对应于不同的时延．选择最强的峰值对应的位置，作为同步信道的定时． 随着VLSI工艺和PLD器件的不断发展，高性能、低功耗的数字扩频通信系统使用数字匹配滤波 器是一种必然选择．数字匹配滤波器可 以用CPLD／FPGA或ASIC实现．本文介绍一种基于CPLD、 采用VHDL硬件描述语言来实现的数字匹配滤波器的设计． 1 FLEX10K系列复杂可编程逻辑器件 Altera公司的FLEXIOK器件是业界第一个嵌入式的PLD[，具有高密度、低成本、低功耗等优 点．器件的主要结构特点是除主要的逻辑阵列块 (LAB)外，首次采用了嵌入式阵列块(EAB)．每个阵 收稿 日期：2002—07—30． 作者简介：李向东(1977~)，男，硕士研究生，从事数字信号处理和可编程逻辑器件研究．联系人；郭树旭 (1959~)，男，博士，教 授 ．博士生导师，从事数字信号处理研究，E—mail：guosx@mail．jlu．edu．ca． 维普资讯 202 吉 林 大 学 学报 (理 学版) 列块包含 8个逻辑单元(LE)和1个局部互连．1个LE又由四输入查找表(LUT)、1个可编程寄存器、 专用的载运和级联功能的信号通道组成． EAB是FLEXIOK系列器件结构设计上的一个重要部件．它是一种输入端 口和输 出端 口都带有寄 存器的RAM 块，当要实现有关存储器功能时，每个EAB提供2048个存储位用来构造RAM，ROM， FIFO或双口R