《第二部分 TI DSP介绍》.pptVIP

数字信号处理器 Digital Signal Processor第二部分 TI DSP介绍 纪震博士Dr.Ji Zhen Shenzhen Univ.-Texas Instruments DSPs Lab 2003.01 1.1 三个TMS320系列DSP 1.2 TMS320系列DSP的典型应用(1) 1.2 TMS320系列DSP的典型应用（2) 1.2 TMS320系列DSP的典型应用（3) 1.2 TMS320系列DSP的典型应用（4) 2 C54xDSP的主要特点 围绕8条总线构成的增强型哈佛结构 高度并行和带有专用硬件逻辑的CPU设计 高度专业化的指令系统 模块化结构设计 先进的IC工艺 能降低功耗和提高抗核辐射能力的新的静电设计方法 2.1 C54xDSP主要特性CPU 先进的多总线结构(1条程序总线、3条数据总线和4条地址总线) 40位算术逻辑运算单元(ALU)，包括1个40位桶形移位寄存器和2个独立的40位累加器 17位*17位并行乘法器，与40位专用加法器相连用于非流水线式单周期乘法/累加(MAC)运算 比较、选择、存储单元(CSSU)，用于加法/比较选择 指数编码器，可以在单个周期内计算40位累加器中数值的指数 双地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算单元(ARAU) 2.2 C54xDSP主要特性存储器 192K字可寻址存储空间(64K字程序存储器、64K字数据存储器以及64K字I/O空间‘C548和’C549中存储空间可扩展至8M字 片内ROM，可配置为程序/数据存储器 双寻址在片RAM(DARAM) 单寻址在片RAM(SARAM)(C548和C549) 2.3 C54xDSP主要特性指令系统 单指令重复和块指令重复操作 块存储器传送指令 32位长操作数指令 同时输入2或3个操作数的指令 能并行存储和并行加载的算术指令 条件存储指令 从中断快速返回 2.4 C54xDSP主要特性在片外围电路 软件可编程等待状态发生器 可编程分区转换逻辑电路 带有内部振荡器或用外部时钟源的在片锁相环(PLL)时钟发生器 全双工串行口，支持8位或16位传送(仅C541、LC545和LC546) 时分多路(TDM)串行口(仅C542、C543、C548和C549) 缓冲串行口(BSP)(仅C542、C543、LC545、LC546、C548和C549) 16位可编程定时器 8位并行主机接口(HPI)(C542、LC545、C548和C549) 外部总线关断控制，以断开外部的数据总线、地址总线和控制信号 数据总线具有总线保持器特性 2.5 C54xDSP主要特性 电源和在片仿真接口 电源 可用IDLE1、IDLE2和IDLE3指令控制功耗，以工作在省电方式 CLKOUT输出信号可以关断 在片仿真接口 具有符合IEEE1149.1标准的在片仿真接口 2.6 C54xDSP主要特性速度 单周期定点指令的执行时间为25/20/15/12.5/10ns (40/50/66/80/100MIPS) 2.7 TMS320C54x DSP的主要特性 2.8 TMS320C54x DSP的主要特性 说明： 1、TQFP：薄型正方形平面封装； 2、BGA：球(形)网(状)阵列封装； 3、*：双寻址RAM(548、545是单寻址RAM)可以设置成DM或PM/DM； 4、**：对C541/LC541，8K字的ROM可以设置成 PM或PM/DM； 5、￥：2个标准串口； 6、§：1个时分多路串口(TDM)和1个缓冲串口(BSP)； 7、#：对LC545/LC546，16K字的ROM可以设置成 DM或PM/DM； 8、@：1个标准的串口和1个缓冲串口(BSP)； 9、：1个时分多路串口(TDM)和2个缓冲串口(BSP)。 2.9 常用封装 Package 2.1 C54 2.10 C54x DSP的组成框图 程序总线PB／PAB：从程序储存器取指令和取操作数。 数据总线CB/CAB、DB/DAB、EB/EAB： C、D 数据总线：传送操作数； E数据总线：将数据写入数据存储器。 3.1 C54xDSP的总线结构 3.1 C54xDSP的总线结构 3.1 C54xDSP的总线结构 3.1 C54xDSP的总线结构 3.2 各种读/写方法用到的总线 4 C54x的中央处理单元 40位算术逻辑运算单元(ALU) 2个40位累加器 移位-16至30位的桶形移位寄存器 乘法器/累加器单元 比较、选择和存储单元(CSSU) 指数编码器 4.1 C54x中央处理单元 4.2 C54x位算术逻辑运算单元(ALU) 4.2 C54x的ALU框图 4.2 ALU 的输入 X输入端： 移位寄存