《第4章 并行接口P0～P3和单片机的中断系统》.pptVIP

单片机原理、接口及应用 由于CPU的数据线是外设或存贮器与CPU进行数据传输的唯一公共通道，为了使数据线的使用对象之间不产生使用总线的冲突，以及快速的CPU与慢速的外设在时间上的协调，CPU和外设之间必须有接口电路（简称接口或I/O口），接口起着缓冲、锁存数据，地址译码、信息格式转换、传递状态（外设状态），发布命令等功能。 I/O接口有并行接口、串行接口、定时/计数器、A/D、D/A等，应根据外设的不同情况和要求选择不同的接口。本章介绍用于CPU与外设进行并行数据通信的并行接口。 PO口—1.作为输入/输出口。 2.作为地址/数据总线 ,接外围芯片时PO口分时输出低 8 位地址与数据信号。 P1口—1.作为输入/输出口。 2.在增强型(52系列)和ISP型(在系统编程型)中有如下功能: 4.1.1.2 端口的内部结构 四个端口的一位结构见图5.1，同一个端口的各位具 有相同的结构。由图可见，四个端口的 结构有相同之处： PO作I/O口使用 CPU发控制电平“0”封锁与门，使T1管截止，同时使MUX开关同下面的触点接通，使锁存器的 Q 与T2栅极接通。 当CPU向端口输出数据时，写脉冲加在锁存器的 CL上、内部总线的数据经反相，再经T2管反相，PO口的这一位引脚上出现正好和内部总线同相的数据。由于输出驱动级是漏极开路电路(因T1截止)，在作I/O口使用时应外接10K的上拉电阻。  当输入操作时，端口中两个三态缓冲器用于读操作。缓冲器2用于读端口引脚的数据。当执行端口读指令时，读引脚脉冲打开三态缓冲器2，于是端口引脚数据经三态缓冲器2送到内部总线。缓冲器1用于读取锁存器Q端的数据。当执行“读-修改-写”指令(即读端口信息，在片内加以运算修改后，再输出到该端口的某些指令如：ANL P0，A指令)，即是读的锁存器Q的数据。 这是为了避免错读引脚的电平信号，例如用一根口线去驱动一个晶体管基极，当向口线写“1”，晶体管导通，导通的PN结会把引脚的电平拉低，如读引脚数据，则会读为0 ，而实际上原口线的数据为1。因而采用读锁存器Q的值而避免了错读。究竟是读引脚还是读 锁存器，CPU内部会自行判断是发读引脚脉冲还是读锁存器脉冲，读者不必在意。 应注意 ，当作输入端口使用时，应先对该口写入“1”使场效应管T2截止，再进行读入操作，以防场效应管处于导通状态，使引脚箝位到零，而引起误读。 当PO口作地址/数据线使用时，CPU及内部控制信号为“1”，转换开关MUX打向上面的触点， 使反相器的输出端和T2管栅极接通，输出的地址或数据信号通过与门驱动T1管，同时通过反相器驱动T2管完成信息传送，数据输入时，通过缓冲器进入内部总线。 当扩展片外存贮器时，MUX开关打向右，P2口作高八位地址线输出高八位地址信号。 其MUX的的倒向是受CPU内部控制的。 应当注意：当P2口的几位作地址线使用时，剩下的P2口线不能作I /O口线使用。 归纳四个并行口使用的注意事项如下： 1.如果单片机内部有程序存贮器，不需要扩展外部存贮器和I/O接口，单片机的四个口均可作I/O口用。 2.四个口在作输入口使用时，均应先对其写“1”，以避免误读。 3.P0口作I/O口使用时应外接10K的上拉电阻，其它口则可不必。 4.P2口某几根线作地址使用时，剩下的线不能作I/O口线使用。 5.P3口的某些口线作第二功能时，剩下的口线可以单独作I/O口线使用。 4.1.2 编程举例 下面举例说明端口的输入、输出功能，其他功能的应用实例在后面章节说明。 例4-1.设计一电路，监视某开关K，用发光二极管LED显示开关状态，如果开关合上，LED 亮； 开关打开，LED熄灭。 分析：设计电路如图5. 2如示。 开关接在P1.1口线，LED接P1.0口线，当开关断开时，P1.1为+5V，对应数字量为“1”，开 关合上时P1.1电平为0V，对应数字量为“0”，这样就可以用JB指令对开关状态进行检测 。 编程如下： CLR P1.0 ；使发光二极管灭 AGA:SETB P1.1 ；先对P1口写入“1” JB P1.1，LIG ；开关开，转LIG SETB P1.0 ；开关合上，二极管亮 SJMP AGA LIG: