《Cadence PCB 设计与制板》.docVIP

Cadence PCB 设计与制板（笔记）?? 没有你的城市 ??09.12 10:46 返回群论坛 §1、安装： ???SPB15.2?CD1～3，安装1、2，第3为库，不安装 ???License安装： ????????设置环境变量lm_license_file???D:\Cadence\license.dat ????????修改license中SERVER?yyh?ANY?5280为SERVER?zeng?ANY?5280 §2、用Design?Entry?CIS(Capture)设计原理图 ??进入Design?Entry?CIS?Studio ????设置操作环境\Options\Preferencses: ??????颜色：colors/Print ??????格子：Grid?Display ??????杂项：Miscellaneous ??????常取默认值 ????配置设计图纸： ??????设定模板：\Options\Design?Template:（应用于新图）?????? ??????设定当前图纸\Options\Schematic?Page?Properities? ??创建新设计? ????创建元件及元件库 ??????File\New\Library(...\Labrary1.OLB)? ??????Design\New?Part...(New?Part?Properties) ????????Parts?per?1/2/..(封装下元件的个数) ????????Pakage?Type:（只有一个元件时，不起作用） ??????????Homogeneous:复合封装元件中（多个元件图组成时）每个元件图都一样（default适用于标准逻辑） ??????????Heterogeneous:复合封装元件（多个元件图组成时）中使用不一样的元件图(较适用于大元件) ????????????一个封装下多个元件图，以View\next?part(previous?part)切换视图 ????????Part?Numbering: ????????????Alphabetic/numeric ????????Place(PIN...Rectangle)?????? ??????建立项目File\New\Project ????????Schematic\new?page?(可以多张图： ??????????单层次电路图间，以相同名称的“电路端口连接器”off?connector连接 ??????????层次式电路图：以方块图（层次块Hierarchical?Block...）来代替实际电路的电路图，以相同名称Port的配对内层电路，内层电路之间可以多张，同单层连接 ??????绘制原理图 ????????放置元器件：Place ??????????元件：Part（来自Libraries,先要添加库） ??????????电源和地（power?gnd） ????????连接线路 ??????????wire ??????????bus：与wire之间必须以支线连接，并以网标(net?alias)对应（wire:D0，D1D7;bus:D[0..7]） ????????????数据总线和数据总线的引出线必须定义net?alias ????????修改元件序号和元件值 ??????创建分级模块（多张电路图） ????????平坦式（单层次）电路：各电路之间信号连接，以相同名称的off?connector连接 ????????层次式电路图：以方块图（层次块Hierarchical?Block...）来代替实际电路的电路图，以相同名称Port的配对内层电路，内层电路之间可以多张，同单层连接? ??????标题栏处理： ????????一般已有标题栏，添加：Place\Title?Block（） ????PCB层预处理 ??????元件的属性 ????????编辑元件属性 ??????????在导入PCB之前，必须正确填写元件的封装（PCB?Footprint）? ????????参数整体赋值（框住多个元件，然后Edit?Properties） ????????分类属性编辑 ??????????Edit?Properties\New?Column\Class:IC(IC,IO,Discrete三类，在PCB中分类放置) ????????放置定义房间（Room）?????????????????? ??????????Edit?Properties\New?Column\Room ??????添加