TMS320LF2407A最小系统设计报告.docVIP

一、设计要求 要求设计的最小系统包括硬件电路设计和软件设计。硬件电路设计主要包括TMS320LF2407A基本电路、电源电路、晶振、扩展RAM等，要求用protel软件完成原理图和PCB的设计；软件设计，主要编写该设计电路的验证程序，在实验箱上运行调试。 二、设计原理及框图 对于DSP2407，加上电源、复位和晶振，就构成了DSP最小系统。为使这一最小系统能工作在开发状态下，应配以锁相环、JTAG接口、扩展片外程序存储器、FLASH烧写、指示灯等电路。 DSP2407最小系统框图如下图所示： 三、芯片说明 1、TMS320LF2407A TMS320LF2407A有以下特点： 片内有高达32K的FLASH程序存储器、高达1.5K的数据/程序RAM、544K字双口RAM和2K字的单口RAM。 两个事件管理模块EVA和EVB，每个包括：两个16位通用定时器；8个16位脉宽调制通道PWM。3个捕获单元CAP，1套正交编码脉冲QED接口。 PLL时钟发生器，看门狗定时器（WDT），5个外部中断（2个电技驱动保护，2个可屏蔽中断，复位），3种低功耗电源管理模式。 40个可单独编程的通用输入/输出引脚GPIO，部分属于复用脚。 现场总线CAN，串行通信接口SCI，串行外设接口SPI。 A/D转换，16个输入通道，10位，最小转换时间为0.5us。 以下是TMS320LF2407A的引脚图： 2、CY7C1021 选用的RAM型号为CY7C1021，它是一种高性能CMOS静态RAM，64k*16位大小，其高速转换时间：8、10、12、15ns。本装置具有自动马蒂奇省电特性，大大降低了功耗。TTL可共存界面，由3.3V供电，完全静态管理：无时钟或刷新要求，三种输出状态，高位、低位数据控制。 3、MAX811 MAX811是一款四管脚微处理器复位芯片，用于监控微控制器和其他逻辑系统的电源电压带有手动复位输入低电平复位芯片，支持手动复位功能，当MR引脚持续存在180ms的低电平，芯片的复位输出即会产生复位信号。 200ms；低静态电流与负载无关典型值为340 A；极低的休眠状态电流最大值0.5A；在整个负载电源与温度范围内固定输出型器件的容限为2%；输出电流范围为0mA 至500 mA。 5、74HC08 74HC08是4-2输入与门，它的原理图如下： 引脚图如下： 四、设计过程 1、电源电路 1.1 电源为整个系统提供能量，是整个应用系统良好工作的基础，具有极其重要的地位。产生电源的芯片:Maxim公司：MAX604、MAX748；TI公司：TPS71xx、TPS72xx、TPS73xx等系列。这些芯片可分为:线性稳压芯片——使用方法简单，电源纹波电压较低，对系统的干扰较小，但功耗高；开关电源芯片——电源效率高，但电源所产生的纹波电压较高，容易对系统产生干扰。 这里我们先用3.3V单电源供电，选用TI公司生产的TPS7333Q。 电源插孔J1 标识为内正外负，＋5V 稳压直流电源输入。FUSE 为自恢复保险；7333Q电源转换芯片作为5V 转3.3V 的高性能稳压芯片。并可提供上电复位信号。该信号/RS_DSP 接到DSP 的复位引脚上。7333 输出后的10uF 和0.1uF 的电容不能省略，否则得不到稳定的3.3V 电压。电容滤波电路是滤去所得3.3V的非直流部分。 1.2 为使TMS320LF2407A最小系统正常工作，在设计时需考虑一下四种类型电源，以满足DSP芯片工作。 CPU核电源：CPU核3.3V引脚VDD，CPU核地引脚VSS I/O口电源：I/O口3.3V引脚VDDO，I/O口地引脚VSSO PLL电源：PLL 3.3V引脚PLL VCCA，PLL地引脚VSS FLASH编程电源：FLASH编程5V引脚VCCP 应当把2407A以上所有电源引脚都接到各自供电电源上。 2、时钟电路 时钟电路用来为2407A芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成，可通过芯片内部的晶体振荡器或外部的时钟电路驱动。 2.1时钟信号的产生 时钟信号的产生有两种方法： ①使用外部时钟源：将外部时钟信号直接加到DSP芯片的XINT1/CLKIN引脚，而XINT2引脚悬空。外部时钟源可以采用频率稳定的晶体振荡器，具有使用方便，价格便宜，因而得到广泛应用。 ②使用芯片内部的振荡器和外部的一个无源晶振：在芯片的XINT1/CLKINX1和XINT2引脚之间接入一个晶体,用于启动内部振荡器。 这里选用第二种方法，电路图如下： 2.2 PLL锁相环 锁相环PLL具有频率放大和时钟信号提纯的作用，利用PLL的锁定特性可以对时钟频率