- 1、本文档共8页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
8080通信协议制定
MCU2FPGA 8080通信协议设计
很多人问我单片机和FPGA怎么通信,我告诉他,FPGA是万能的,你想怎么通信就怎么通信,或者你模拟UART,SPI,I2C,自己看着办。呵呵。。。。。。
一般MCU和FPGA通信,一般就是配置参数,或者传递数据,有些人将FPGA设计成SRAM时钟,有些人用串口来传输数据,但是除了通信,还得配置数据啊。。。。想起LCD的初始化,那个时序,就可以用来配置寄存器,又可以用来初始化,如下图,若能拿过来用,那不爽死。
这便是Intel 8080接口的通信协议!
既然FPGA是万能的,那还是设计一个吧,反正项目中也要用到。
以后你们再问我,我就可以说:“简单的说就是看彬哥的博客”!O(∩_∩)O哈哈~
协议介绍
参照了ILI9325 LCD控制芯片的8080接口通信协议,如上图所示,由于MCU与FPGA通信,设置为单向通信,因此省略了RD,Bingo版本的8080接口童鞋写入如下所示:
写命令(单一或者连续写入)
写数据(单一或者连续写入)
RTL设计
代码其实很简单,就是捕获cs,rs,we,data等接口的时序,边沿检测,在verilog中设计状态机,来实现数据的读写,太简单的不累赘了,直接上代码。。。
/*---------------------------------------------------------------------
This confidential and proprietary software may be only used as authorized
by a licensing agreement from CrazyBingo.
(C) COPYRIGHT 2012 CrazyBingo. ALL RIGHTS RESERVED
Filename : mcu8080_com.v
Author : CrazyBingo
Data : 2012-06-26
Version : 1.0
Description : Universal LCD Controller register control
Modification History :
Data By Version Change Description
===========================================================================
12/06/26 CrazyBingo 1.0 Original
12/06/29 CrazyBingo 1.1 Complete
---------------------------------------------------------------------*/
`timescale 1ns/1ns
module mcu8080_com
(
//global clock
input clk,
input rst_n,
//mcu 8080 interface
input mcu_cs, //mcu chip enable
input mcu_rs, //mcu record/statement
input mcu_we, //mcu write enable
input [15:0] mcu_data, //mcu data input
output reg[7:0] led_data
);
//-------------------------------------
//data sync
reg mcu_cs_r0, mcu_cs_r1;
reg mcu_rs_r0, mcu_rs_r1;
reg mcu_we_r0, mcu_we_r1;
reg [15:0] mcu_data_r0,mcu_data_r1;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin
mcu_cs_r0 = 1;
mcu_cs_r1 = 1;
mcu_rs_r0 = 0;
mcu_rs_r1 = 0;
mcu_we_r0 = 0;
mcu_we_r1 = 0;
mcu_data_r0 = 0;
mcu_data_r1 = 0;
end
else
begin
mcu_cs_r0 = mcu_cs;
mcu_cs_r1 = mcu_cs_r0;
mcu_rs_r0 = mcu_rs;
mcu_rs_r1 = mcu_rs_r0;
文档评论(0)