2014_verilog_07_topdown设计方法.pdfVIP

电子电路设计训练 数字部分（Verilog ） 第七讲、Top-Down与综合 1 Verilog设计 提纲  7.1 Top-Down的设计思想  7.2 综合  7.3 大型设计 2 Verilog设计 7.1 Top-Down  自下而上：Bottom-Up  自顶向下：Top-Down  将设计分为几个不同的层次：系统级、功能级、门级、开关级 等，按照自上而下的顺序，在不同的层次上，对系统进行设计 与仿真。  在Top-Down的设计中，由系统用户对整个系统进行方案设计和 功能划分，把系统划分为基本单元，然后再把每个基本单元划 分为下一层次的基本单元，直到可以直接用元件库中的元件来 实现为止。 3 Verilog设计 7.1 Top-Down 优点 缺点 在设计周期中开始就做好了系统分析 因采用的综合工 具不一样，得到 的最小单元不标 设计的主要仿真和调试过程是在高层次完成的，所以能够在早期发 准 现结构设计上的错误，避免设计工作的浪费，同时减少了逻辑仿真 的工作量 接口协调成本高 自上而下的设计方法方便了从系统划分和管理整个项目，使得几十 万门甚至几百万门规模的复杂数字电路的设计成为可能。并可减少 设计人员，避免不必要的重复设计，提高了设计的一次成功率。 4 Verilog设计 7.1 Top-Down  设计举例—RISC_CPU CPU 即中央处理单元的英文缩写，它是计算机的核心部件。需要包 括的功能：  能对指令进行译码并执行规定动作；  可以进行算术和逻辑运算；  能与存储器和外设交换数据；  提供整个系统所需要的控制。 CPU内部结构主要包含以下部件：  算术逻辑运算部件（ALU ）  累加器  程序计数器  指令寄存器、译码器  时序和控制部件 5 Verilog设计 7.1 Top-Down  设计举例—RISC_CPU RISC 即精简指令集计算机（Reduced Instruction Set Computer ）的缩写。 它是一种八十年代才出现的CPU ，与一般的CPU 相比不仅只是简化了指令系 统，而且是通过简化指令系统使计算机的结构更加简单合理，从而提高了运 算速度。从实现的途径看，RISC_CPU与一般的CPU的不同处在于：它的时 序控制信号形成部件是用硬布线逻辑实现的而不是采用微程