sata+pcb设计挑战和建议.doc

SATA PCB設計挑戰和建議 日趨複雜的PCB佈局佈線設計對保證高速訊號(如SATA)的正常工作至關重要。由於第一代和第二代SATA的速度分別高達1.5Gbps和3.0Gbps，因此銅箔蝕刻線佈局的微小改動都會對電路性能造成很大的影響。SATA訊號的上升時間約為100ps，如此快的上升時間，再加上有限的電信號傳輸速度，所以即使很短的走線也必須當成傳輸線來對待，因為這些走線上有很大部份的上升(或下降)電壓。 高頻效應處理不好，將會導致PCB無法工作或者工作起來時好時壞。為保證採用FR4 PCB板的SATA設計能正常工作，必須遵守下面列出的FR4 PCB佈局佈線規則。這些規則可分為兩大類：設計使用差分訊號和避免阻抗不匹配。 高速差分訊號設計規則包括： 圖1: 帶4個SATA硬碟驅動器的埠多工器 1．SATA是高速差分訊號，一個SATA連接包含一個發送訊號對和一個接收訊號對，這些差分訊號的走線長度差別應小於5mil。使差分對的走線長度保持一致非常重要，不匹配的走線長度會減少信號之間的差值，增加誤碼率，而且還會產生共模噪音，因而增加EMI輻射。差分訊號線對應該在電路板表層並排走線(微帶線)，如果差分訊號線對必須在不同的層走線，那麼過孔兩側的走線長度必須保持一致。 2．差分訊號線對的走線不能太靠近，建議走線間距是走線相對於參考平面高度的6至10倍(最好是10倍)。 3．為減少EMI，差分對的走線間距不要超過150mil。 4．SATA差分對的差分阻抗必須為100歐姆。 5．為減少串擾，同一層其它訊號與差分訊號線對之間的間距至少為走線相對於參考平面高度的10至15倍。 6．在Gb位元傳輸速度的差分訊號上不要使用測試點。 避免阻抗不匹配的設計規則包括： 1．注意避免不正確的走線寬度和走線相對於參考平面的高度，走線寬度和走線相對於參考平面的高度決定走線阻抗。 2．保持完整的參考平面。在高速訊號走線兩側，走線相對於參考平面高度10倍距離範圍內，參考平面不應被切斷或有挖空的區域。 3．採用寬度過窄以致無法可靠蝕刻的走線，經常會導致走線的寬度或高度產生變化，因而產生問題。最小的走線寬度和走線相對於參考平面的高度應為4mil。 4．採用0402封裝的10nF電容器，盡量減少走線寬度與電容器焊盤寬度的差別。 5．盡可能在同一層走線，如果一定要改變走線層，則必須保證走線層改變後仍有合適的回流路徑。 6．注意避免與線路阻抗不匹配的連接器阻抗設計。Gb位元訊號需要經過特殊設計、與受控阻抗相匹配的連接器。 7．盡可能用表面安裝元件來替代穿孔插裝元件。使元件接腳長度盡量短，切短過長的接腳應作為PCB製作製程的一部份。 8．盡量保證高速訊號走線與同一層其它走線或電路板組成部份(如板邊緣、安裝孔等)之間的間距不小於走線相對參考平面高度的10倍。 9．不要在高速訊號走線上放置測試點(小焊盤或過孔)。 10．確保PCB製作過程中不在高速訊號走線相對於參考平面10倍距離內增加取樣點(Thieving)。 遵循上述通用規則有助於確保設計獲得成功。 SATA的新特性及使用模型 前面介紹了如何進行SATA應用的PCB設計，下面將討論必威体育精装版的SATA特性以及這些特性新的使用模型。 1. 第1i/2i代和第1m/2m代SATA實體層規格和外部SATAi 到目前為止，有關第一代SATA的實體層(PHY)速度(1.5Gbps)和第二代SATA的實體層速度(3.0Gbps)的著述和討論很多，然而，關於實體層規格中的“i”和 “m”部份則關注較少。 第1i代和第2i代串列 ATA 中的“i”代表應用於桌面和行動PC的這兩代SATA的速度，分別為1.5Gbps和3.0Gbps。SATA 1.0a規格中定義的一公尺電纜和連接器都適用於這兩種速度，大多數SATA半導體元件都是針對第1i代或第2i代規格而設計。 大多數人不知道還有第1m代和第2m代SATA規格，這些規格針對外部SATA應用定義，支援兩公尺電纜。從設計角度來看，第1m/2m代應用與第1i/2i代規格是相容的，但也有些不同。為適應此類應用中訊號衰減的增加，它們提高了最小發射訊號電平幅度，降低了最小接收幅度。為實現外部ATA應用，主控制器必須相容第1m代或第2m代SATA。Silicon Image公司的SATA晶片設計考慮了外部SATA應用，所有晶片都包含有可滿足第1m代和/或第2m代規格要求的實體層技術。 2. 外部SATA 用於外部SATA的電纜和連接器已有詳細定義，可從SATA國際組織的網站()下載有關規格。需要著重指出的是，遵循第1m/2m代規格的外部SATA電纜和連接器，與用於主板和內部硬碟驅動器的內部SATA連接器是不同的。針對外部應用的電纜和連接器必須有電