第2章 单片机芯片的结构.ppt

2.5 80C51 单片机并行输入/输出接口电路 80C51单片机有4个8位的并行接口P0、P1、P2和P3，共32根I/O线（32个引脚）; 4个端口都是双向的; 各接口都由接口锁存器、输出驱动器和输入缓冲器组成; 各接口除可以作为字节输入/输出外，它们的每一条接口线也可以单独地用作位输入/输出线; 各接口编址于特殊功能寄存器中。 2.5.1 P1口的内部结构及功能 P1口内部结构图示 接口功能 P1口只有一种功能：通用输入输出接口 P1口作输出口时：外电路无需加上拉电阻 P1口作输入口时：先向锁存器写“1”使“FET”截止 P1口由1个输出锁存器、2个三态输入缓冲器和输出驱动电路组成 输出驱动电路内部设有上拉电阻。 接口结构中锁存器起输出锁存作用，8位锁存器组成特殊功能寄存器P1。 P1口的内部结构 2.5.2 P2口的内部结构及功能 P2口内部结构图示 P2由1个输出锁存器、1个转换MUX、2个三态输入缓冲器、输出驱动电路和1个反相器组成 P2口的内部结构 接口功能 P2具有双重功能：通用I/O口和高8位地址总线 地址总线 单片机扩展时，“控制”信号使 MUX 打向右边，内部的地址线经反相器与输出驱动器相连，于是内部“地址”信号可以由P2口引脚输出，此地址信号为高8位地址。 通用I/O接口 作为通用I/O口时，“控制”信号使MUX打向左边，这时P2口电路结构与P1口相同，其功能和用法亦与P1口相同，负载能力也相同。 2.5.3 P3口的内部结构及功能 P3口内部结构图示 P3口由1个输出锁存器、3个输入缓冲器（其中2个为三态）、输出驱动电路和1个与非门组成 输出驱动电路与P2接口和P1接口相同，内部设有上拉电阻。 与P1口相比多了一个与非门和一个输入缓冲器，所以它除了可作为一般I/O口外，还具有第二功能。 P3口的内部结构 接口功能 通用I/O接口 作为通用I/O接口时，“第二功能输出”线为“1”，接口的电路结构与P1口相同，所以功能和用法均与P1相同。 第二功能 当P3口作为第二功能使用时些信号为输出，有些信号为输入，为使第二功能信号能顺畅的输入或输出，该口锁存器的状态必须为“1”。 2.5.4 P0口的内部结构与功能 P0口的内部结构图 P0口的内部结构 P0接口由一个输入锁存器、两个三态缓冲器、一个输出驱动电路和一个输出锁存器； 输出锁存器为D触发器； 出驱动电路由一对场效应管T1、T2组成； 输出控制电路由一个与门、一个反相器和一个模拟转换开关MUX组成。 接口功能 P0口可作为通用I/O接口，也可作为地址/数据总线口。 地址/数据总线 这时“控制”信号为1，多路开关MUX向上，地址/数据信号反相后经多路开关送到下一个场效应管的栅极。 如果地址/数据信号为1，则下一个场效应管截止，上一个场效应管导通，引脚为高电平； 若地址/数据信号为0，则下一个场效应管导通，上一个场效应管截止，引脚为低电平，即地址/数据信号可顺利的到达引脚。 通用I/O接口 此时“控制”信号为“0”，多路开关MUX向下，输出驱动器处于开漏状态，故需外接上拉电阻，这种情况下，电路结构与P1相同，所以也是一个准双向口 当要作为输入时，必须先向口锁存器写“1”。 2.5.5 并行接口电路小结 按功能划分 P0口：地址低8位与数据线分时使用端口； P1口：按位可编址的输入输出口； P2口：地址高8位输出口； P3口：双功能口。若不用第二功能，可作通用I/O口。 工作寄存器区：（32B） 字节地址：00H～1FH 位寻址区：（16B） 字节地址：20H～2FH 位地址为：00H～7FH 一般数据区：（80B） 字节地址：00H～7FH 一般使用：30H～7FH 片内RAM（00～7FH） 工作寄存器区 80C51单片机片内RAM低端的00H～1FH共32B分成4个工作寄存器组，每组占8个单元。 寄存器0组：地址00H～07H 寄存器1组：地址08H～0FH 寄存器2组：地址10H～17H 寄存器3组：地址18H～1FH 当前工作寄存器组的选择由特殊功能寄存器中的程序状态字寄存器PSW的RSl、RS0位来选定 RSl、RS0与工作寄存器组的关系地址如表所示 当前工作寄存器组的选择 位寻址区 内部RAM的20H～2FH单元，既可作为一般RAM单元使用，进行字节操作，也可以对单元中每一位进行位操作，因此把该区称之为位寻址区。 位寻址区共有16个RAM单元，共计128位，地址为00H～7FH。 一般（用户）RAM区 在内部RAM低128单元中，通用寄存器占32个单元，位寻址区占去16个单元，剩余80个单元就是供用户使用的一般RAM区，其单元地址为30H～7FH。 用户RAM区只能以存储单元的形式来使用，其他没有任何规定或限制。