Diva 验证工具使用说明.pdfVIP

Diva验证工具使用说明： 按照排出所需的掩模版图，然后就可以在 Cadence 环境下用Virtuoso 这个 工具来进行版图编辑。版图编辑要根据一定的设计规则来进行，也就是要通过 DRC （Design Rule Checker ）检查。编辑好的版图通过了设计规则的检查后，有 可能还有错误，这些错误不是由于违反了设计规则，而是可能与实际线路图不一 致。版图中少连了一根铝线这样的小毛病对整个芯片来说是致命的，所以编辑好 的版图还要通过LVS （Layout Versus Schematic ）验证。同时，编辑好的版图通 过寄生参数提取程序来提取出电路的寄生参数，电路仿真程序可以调用这个数据 来进行后模拟。下面的框图可以更好的理解这个流程。 图 1 IC 后端工作流程 验证工具有很多，我们采用的是 Cadence 环境下的验证工具集DIVA ，下面 介绍DIVA 验证文件的编辑和验证工具的应用。 DIVA 是Cadence 软件中的验证工具集，用它可以找出并纠正设计中的错误。 Diva 可以处理物理版图和准备好的电气数据，从而进行版图和线路图的对查 （LVS ）。用Diva 可以在设计的时期就进行检查，尽早发现错误并互动地把错误 显示出来，有利于及时发现错误所在，易于纠正。 DIVA 工具集包括以下部分： 1．设计规则检查 （iDRC ） 2 ．版图寄生参数提取 （iLPE ） 3 ．寄生电阻提取 （iPRE ） 4 ．电气规则检查 （iERC ） 5 ．版图与线路图比较程序 （iLVS ） Diva 的各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组 件先执行。例如：要执行 LVS 就先要执行 DRC 等。在Cadence 系统中，Diva 集成在版图编辑程序Virtuoso 和线路图编辑程序Composer 中，在这两各环境中 都可以激活Diva 。要运行Diva 前，还要准备好规则验证的文件。可以把这个文 件放在任何目录下，这些规则文件的写法下面专门会进行说明，也会给出例子。 这些文件有各自的默认名称，如：做 DRC 时的文件应以divaDRC.rul 命名，版 图提取文件以divaEXT.rul 命名。做LVS 时规则文件应以divaLVS .rul 命名。 第一节 规则文件的编写 设计规则检查文件编写 下面结合TOP223工艺的设计规则，来简介diva规则文件的基本语法。 3uN阱硅栅高压BICMOS设计规则 （部分） 设计规则 1.a n阱 n阱的最小宽度 10u 1.b 阱与阱的最小间距 13u 2.a p- p-最小宽度 3u 2.b p-之间的最小间距 4u 2.c p-到n阱的最小间距(outside nwell) 2u 2.d p-到n阱的最小间距(inside nwell) 1u 3.a 有源区 有源区的最小宽度 3u 3.b 有源区之间的最小间距 3u 3.c p有源区到N阱的最小间距(outside nwell) 7u 3.d n有源区到N阱的最小间距(outside nwell) 7u 3.e p有源区到N阱的最小间距(inside nwell)