基于ARM核的嵌入式系统异常处理机制的设计.pdfVIP

维普资讯 趟 一 一一 j基于ARM核的嵌入式系统异常处理机制的设计 DesignofExceptiOilProcessingMechanismBasedOliARMCore iliTheEmbeddedSystem 谢小云 周 聪 Xie Xiaoyun Zhou Cong (南昌大学计算机科学系，南昌 330029) ComputerScienceSanchangUniversity，Sanchang 330029) 摘 要：本文分析了ARM核异常处理机制，提出了ARM核异常处理设计的方法和异常处理函数设计的要点， 并就软中断SWI程序设计进行了探讨。 关键词：ARM；异常处理：嵌入式系统 中图分类号：TP311．11 文献标识码：A 文章编号：1671—4792一(2005)05—0065—05 Abstract：In thjS areiC1e．the exception proceSSingmechanism based on ．、RⅥ core iS ana1yzed； the method of designing exception proceSSing based on 、RM core and the kerne1 of designing exception processing function are put forward； the programe of soft interruption SWI a1SO be diSCuSSed． Kevwords：ARM；Exception Processing；Embedded System ARM (AdvancedR1SCM．chivie)核是英国ARM 响应某外设的中断请求。但这两种情况具有一定的 公司设计的处理器内核和指令集。通过ARM公司授 共性，都是请求处理器打断正常的程序执行流程， 权，各类得到授权的公司可 、将 RⅥ核植入集成到 进入特定程序的一种机制。为此，文中若无特别说 自己的应用芯片中。目前，AR、l核已应用在数百种微 明，对 “异常”和 “中断”都不作严格的区分。 处理器中，并在移动设备和通信设备中得到非常广 ARM有七种异常中断，如图一所示。由于中断涉 泛的使用。计算机体系结构中，异常和中断是处理 及任务的上下文切换 (Contextswitch)，为了加快 系统和进程运行中突发或随机事件的一种机制。它 切换的速度，ARM提供了七种处理器模式：用户模 为系统软件处理这类事件预埋好了人 口陷阱，几乎 式、快中断模式、中断模式、管理模式、中止模式、 所有的处理器都提供这种机制。在嵌入式系统中如 未定义模式和系统模式。除用户模式以外，其它模 何利用硬件的异常 ／中断机制布局系统的中断处理， 式称为特权模式。其中快中断模式、中断模式、管 是系统设计的重要步骤。本文就 、R、1核异常处理机 理模式、中止模式和未定义模式又称为异常模式， 制的设计进行讨论。 它们可以通过程序切换进入，通过异常中断也可以 1 ARM异常简述 进入相应的异常模式。每一种模式都有 自己独立的 在ARM的技术文档中，异常是用术语exceptiOI3 寄存器组，用以减少任务切换的现场入栈数据。 来描述的，它主要是从处理器被动接受的角度出发 2 异常处理的设计 的一种描述，指意外操作引起的异常，如访问虚拟 、RM核异常向量表的存放地址是固定的，通常情 存储 器 超 界产 生 的数 据 访 问异常 。而 中断 况下存放在地址 0 0开始的非易失性存储器当中。 (in