一种LOG-MAP算法的改进迭代实现及其结构.pdfVIP

第32 卷 第5 期 电 子 科 技 大 学 学 报 Vol.32 No.5 2003 年10 月 Journal of UEST of China Oct. 2003 一种LOG-MAP算法的改进迭代实现及其结构 周 亮* ( 电子科技大学通信抗干扰技术国家级重点实验室 成都 610054) 【摘要】对LOG-MAP算法进行了可并发性分析，利用可以完整接收一个N 长符号传输帧的条件以及正向迭代 和反向迭代中的固有对称性质，提出了LOG-MAP算法的一种修正迭代实现算法，其正向和反向迭代计算次数只需 码长N 的一半，故比标准LOG-MAP算法提高了一倍的处理速度，且没有空间开销的增加。同时，根据修正的迭代 实现算法给出了相应的适于FPGA 实现的双总线硬件结构的实现方案。 关 键 词 最大后验概率; 对数最大后验概率; 迭代算法; 双总线结构 中图分类号 TN91 文献标识码 A A New Iterative Implementation and Architecture for LOG-MAP Algorithm Zhou Liang (National Key Laboratory of Communication, UEST of China Chengdu 610054) Abstract This paper analyzes the parallel mechanism of logarithmic maximum a posteriori algorithm and presents a modified iterative procedure by the use of the possibility of receiving the full N-symbols frame and the symmtry being inherent in the forward-backward iteration. The procedure achieves a double decoding speed faster than that of the conventional one without the increase of RAM cost because the number of iterations is limited to a half of the code-length N . Also according to the modified algorithm this paper proposes a hardware scheme characterized by a two-busses architecture suitable for implementing with FPGA. Key words maximum a posteriori ； logarithmic maximum a posteriori; iterative algorithm; two-busses architecture 最大后验概率(Maximum a Posteriori，MAP)算法或