基于TSPC的4%2f5双模前置分频器设计.pdfVIP

基于TSPC的4／5双模前置分频器设计 陶小妍1，张海鹏1，阴亚东2，王德君3 (1．杭州电子科技大学，电子信息学院，杭州310018；2．中科院微电子研究所昆山分所，昆山215347； 3．大连理工大学，电子科学与技术学院，大连116024) Phase 摘要：基于真单相时钟TSPC(True Clock)电路，设计了一款适用于高频锁相环的高速低功 Single 耗4／5双模前置分频器。该高速低功耗4／5双模前置分频器设计基于SMIC O．18岬标准CMOS工艺。利 用Cadence Spectre的后仿真结果表明：在1．80V的直流电源电压下，该高速低功耗4／5双模前置分频器的 关键词：高频；低功耗；双模前置分频器；真单相时钟(TSPC)：锁相环(PLL)； a PrescalerBasedonTSPC ofDivide—·by·-4／5 Design Tao Xiaoyan1，ZhangHaipeng1，YinYadon92，WangDejun3 Dianzi 310018； (1．SchoolofElectronicsInformation，HangzhouUniversity．Hangzhou 2．KunshanInstitute 215347) Abstract：A low for locked high powerdivide—by-4／5prescalerhi曲frequencyphase loop(PLL)is speed basedonTrue Phase inthis is inSMIC presented Single Clock(TSPC)circuitpaper．Theprescalerdesigned 0．1 standardCMOS andvalidated simulationwiththeCadence simulation post Spectre．The 81ma process by resultsshowthatthemaximum isabout3．4GHzata 1．80VDC andthe given supply frequencyofprescaler power total isabout0．80mW．whenthe is0．2V，the ofthe powerconsumption inputamplitude operatingfrequency from20MHzto2．5GHz． ranges prescaler words：hi曲frequency；low-power；dual—modulusprescaler；TSPC；PLL； Key 0引言 随着无线传感器网络(Wireless 功耗要求曰益增长。基于锁相J不(PLL)结构的频率合成器为混频器提供纯净的本振信号，是RF收发机前端 电路的重要组成部分。在PLL结构中，双模预分频技术解决了高工作频率和低功耗之间的矛盾【l】，且不影 功耗的主要来源之一。因此，设计一个高速低功耗的预分频器对于低功耗高速锁相环设