高压P沟道VDMOS的设计.pdfVIP

高压P沟道VDMOS的设计 王为，李泽宏，任敏，张金平，高巍，张波 (电子科技大学 电子薄膜与集成器件国家重点实验室四川成都610054) 摘要：针对国内的P沟道VDMOS的研究还比较缺乏的现状。本文在已有的N沟道VDMOS 设计经验的基础上，提出了相应的工艺方法，并利用半导体仿真软件Tsuprem4和MEDICI， 对主要的工艺参数和器件的电学参数进行仿真优化，得到了击穿电压为-516V、比导通电阻 0．17fl·cm2，阈值电压为．4．8V的P沟道VDMOS器件。 关键词：功率MOSFET；P沟道；VDMOS；高压 1引言 垂直双扩散MOSFET(VDMOS)由于其开关速度快，驱动功率小，低导通电阻，高可 靠性等优良性能，被广泛应用于开关电源、AC．AC变换、马达控制、射频通讯、逆变器等 各种领域。根据沟道的不同，VDMOS器件可以划分为N沟道器件和P沟道两种。目前， 对N沟道VDMOS器件的研究在国内已经取得了长足发展，而对于P沟道VDMOS的研 究国内还比较缺乏。这主要由于空穴迁移率较低，严重限制了其性能提升。但是在航空和航 天领域以及新能源领域应用，P沟道VDMOS器件具有不能被N沟道VDMOS所能替代的 优点。但是大功率的P沟道VDMOS目前大部分还依赖进口。因此，开发完全基于国内生 产线工艺水平的大功率P沟道VDMOS具有十分重大的现实意义【l刈。 本文提出了高压P沟道VDMOS的工艺制造方法，并通过仿真得到了耐压500V以上， 具有良好导通特性的P沟道VDMOS。 2器件设计与仿真优化 2．1工艺流程设计 P沟道VDMOS的结构如图1，首先根据项目合作工艺线的具体工艺条件及N沟道 VDMOS设计的经验，设计了该器件的工艺流程，如表l所示。 穹 图1 P沟道VDMOS结构示意图 309 表1P沟道VDMOS工艺流程 2．2元胞的仿真优化 器件电学特性仿真。对于VDMOS功率器件，足够高的耐压和尽可能小的导通电阻是设计 中必须考虑的两个重要方面。对外延层厚度，外延层电阻率进行拉偏优化，最后选取的击穿 入剂量等进行优化，得到阈值电压为-4．8V，如图2所示。 ¨ 一5m加4 ：!要仃 ,,4．0x10‘ 地矿 i-3．0x10‘ ：军 ” 拿．2．0x10’ ^EES口一 她矿 ．，血1口。 挑∥ 0 —100 -200锄 埘 -500 ·tO -8 ．6 -4 -2 0 vo(v) (b) 协 O 弛0 她0 地0 一{苦一