数字电子技术79049.pptVIP

举例分析：串行加法器的电路 例： 分析时序逻辑电路的逻辑功能。写出它的驱动方程、状态方程和输出方程。FF1、FF2、FF3是主从结构的TTL触发器，下降沿动作，输入端悬空时和逻辑1状态等效。 2.将驱动方程代入特性方程中，得到状态方程。 3.根据逻辑图写出输出方程。 通过以上三种方程，能够描述逻辑功能。但不直观。 把电路在时钟作用下状态转换的全部过程求出来，可以直观的显示逻辑功能。 方法：状态转换表、状态转换图、时序表 一、状态转换表 计算的结果依次为 000→001 →010 →011 →100 →101 →110 状态转换表 二、状态转换图 状态转换图 四、时序图 状态转换表 作业 四 ： P300 题：5.1 集成寄存器举例1：74LS75 集成寄存器举例2：74HC175 以第2位触发器FF1为例进行分析（了解） 作业 四 ： P302 题：5.7 常用集成计数器列表:记住 状态转换图 能自启动的4位环形计数器 状态转换图 不能自启动 将反馈电路稍加修改，扭环形计数器就能自启动了。 能自启动扭环的状态图 特点: ①优点:状态利用率提高一倍，且每次状态更新只有一个触发器改变状态，因此译码时不会产生竞争----冒险。 ②缺点:状态利用率低。24 16个状态中只用了8个状态 2n－2n个没用 。 使用最大长度的移位寄存器型计数器可将电路的状态利用率提高到2n－1。 作业 四 ： P302 题：5.11、5.15、5.18 作业 四 ： P306 题：5.27、5.28 产生在时间上有一定先后顺序的脉冲信号，在电路的多个输出端依次发出脉冲。 1、移位寄存器型计数器 （1）环形计数器（2）扭环形计数器 2、顺序脉冲发生器* 3、序列信号发生器* 产生特定顺序的串行数据信号 6.4.5 移位寄存器的应用 1000 0100 0010 0001 设初始状态 1000，则可依次循环右移,有效循环: 应用1 ：环形计数器 用电路的不同状态可表示输入CLK信号的数目，即可作为CLK信号脉冲的计数器。 环形计数器不能自启动，为确保电路能正常工作，必须首先通过串行输入端或并行输入端将电路置成有效循环中的某个状态，然后计数。 状态方程 ①电路结构极其简单。 ②有效状态只含一个1（或0）,不需要另加译码电路。 ③状态利用率低。24 16个状态中只用了4个状态 2n－n个没用 n为触发器数目 。 环形计数器的特点: 能自启动的4位环形计数器的另外一种实现方法 状态图 由74LS194构成的能自启动的4位环形计数器 时序图 反馈 应用2：扭环形计数器 为了在不改变移位寄存器内部结构的条件下提高环形计数器的电路状态利用率，只能从改变反馈逻辑电路上想办法。 将反馈逻辑函数取为D0 Q3，构成扭环形计数器，也称为约翰逊计数器。 有效和无效是相对的。 6.4.1 概述 构成：1个触发器有2个状态，可计2个二进制数 0,1 ;n个触发器有2n个状态,可计2n个数 n位二进制数 。 计数：累计输入脉冲的个数。用于计数、分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 分类： 1.按计数器中的触发器是否同时翻转分类，可分为同步计数器和异步计数器。同步计数器中，脉冲输入时触发器的翻转是同时发生的。异步计数器中，触发器的翻转有先有后，不是同时发生的。 2.按计数过程中计数器的数字增减分类，又可把计数器分为加法计数器、减法计数器和可逆计数器 或称加/减计数器 。随着计数脉冲的不断输入而作递增计数的叫加法计数器，做递减计数的叫减法计数器，可增可减的叫可逆计数器。 3.按计数器中数字的编码方式分类，分成二进制计数器、二—十进制计数器、格雷码计数器等。 4.按计数容量来区分，如十进制计数器、六十进制计数器等。 74190是单时钟 只有一个时钟信号输入端 集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。 6.4.2 集成同步计数器 　　集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。 74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。 192 193 190 162 160 290 2-5-10 十进制 异步置数 同步置数 异置 异 清 191 163 161 293 2-8-16 二进制 加减可控 双时钟 加减可控 单时钟 同清 异清 异清 同 步 *异步 进 制 单数 双数 一、4